[發明專利]基于光纖通信的FPGA程序在線升級的裝置及方法

在審

• 申請號: 201611051406.8
• 申請日: 2016-11-25
• 公開（公告）號: CN106598650A
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 于泉泉;李華東;孫天德;宋琪;劉旗;馮占華;朱成超;田君茹
• 申請（專利權）人: 積成電子股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 濟南舜源專利事務所有限公司37205
• 代理人: 苗峻

技術領域

本發明屬于FPGA(Field-Programmable Gate Array，即現場可編程門陣列)程序升級技術領域，尤其涉及的是一種基于光纖通信的FPGA程序在線升級的裝置及方法。

背景技術

由于FPGA是基于SRAM工藝，在斷電之后FPGA內部的配置數據就會丟失，因此電路設計中往往需要非易失的存儲器(如EEPROM、Flash)來存儲FPGA的配置文件。

目前，實現FPGA的程序升級有幾種方法：

一種是通過JTAG(Joint Test Action Group，即聯合測試工作組)接口來連接下載電纜，電纜另一端與專用下載器相連，通過下載器配合下載軟件可完成升級過程。但JTAG不是常用接口，每次升級程序都需要拆箱進行，因此這種方法在工程調試中十分不便。

一種是由控制器(包括MCU、CPU、DSP等)將配置文件寫入到配置芯片或者直接加載到FPGA中。例如在申請號為CN201510885026.3的專利中采用了DSP與FPGA配合實現FPGA程序在線升級。該方法不依賴下載電纜，甚至無需配置芯片，多年來在工程設計中被廣泛采用。但是該方法所需額外控制器，方案實現較為復雜，使得研發成本大大增加。

除此之外，例如在申請號為CN201410336383.X的專利中采用FPGA嵌入式軟核來實現FPGA程序在線升級的方法。但該方法由于嵌入式軟核易占用FPGA大量邏輯單元，同時對于研發人員的專業水平要求也非常高。

總之，所述當前現有技術中，對于FPGA程序升級仍然缺少一種解決方案，使得設計中既不增加額外的物理資源，又能不拆箱實現FPGA程序的升級。

發明內容

本發明所要解決的技術問題，就是提供了一種基于光纖通信的FPGA程序在線升級的裝置及方法。該裝置沒有使用額外的控制器，又能通過光纖接口實現不拆箱操作的FPGA程序在線升級。

解決上述技術問題，本發明采用的技術方案如下：

基于光纖通信的FPGA程序在線升級的裝置，包括：用于連接外部光纖的光纖接口，用于以太網幀傳輸的以太網芯片，用于存儲FPGA配置文件和參數值的配置芯片，用于加載配置芯片中配置文件的不同鏡像實現不同的邏輯功能的FPGA，所述光纖接口、以太網芯片、FPGA、配置芯片依次順序連接，外部光纖經光纖收發器連接至安裝有上位機升級軟件的上位機。

所述配置芯片的存儲區域劃分為啟動區、升級區、應用區和參數區，分別用來存儲FPGA配置文件和參數值，FPGA配置文件包括啟動鏡像、FPGA升級鏡像、FPGA應用鏡像三部分。

所述啟動鏡像為開啟FPGA多重鏡像加載功能的16進制代碼，啟動鏡像加載完成后會自動跳轉到下一個鏡像，啟動鏡像從配置芯片的起始地址開始存儲，啟動鏡像中保存有下一個鏡像的加載地址，因此可以通過修改該地址值實現FPGA不同鏡像的加載；

所述FPGA升級鏡像能使FPGA與上位機升級軟件進行以太網通信交互，響應操作指令和配置文件傳輸，監視當前傳輸狀態反饋給上位機，控制SPI控制器完成對配置芯片的讀寫，并校驗程序、記錄程序版本，從而實現將配置文件安全可靠的傳送到配置芯片的過程；

所述FPGA應用鏡像用于存儲所有應用功能的程序，同時也包括FPGA與上位機軟件通信交互的程序，該交互程序可實現響應操作命令、返回反饋值等功能。

所述參數值包括當前應用鏡像的修改時間、版本信息、校驗值信息，方便上位機升級軟件的查詢。

所述的FPGA的型號須具備多重鏡像加載功能，能將多個程序鏡像加載在一個FPGA配置文件中，根據需要實現不同程序的加載。

所述的FPGA與配置芯片之間設有用于連接配置芯片引腳與FPGA配置IO引腳實現FPGA的程序加載的第一復用SPI總線，以及用于連接配置芯片引腳與FPGA普通IO引腳實現FPGA上電后對配置芯片讀寫的第二復用SPI總線。

所述的FPGA包括以太網芯片控制器、以太網幀解析模塊、命令處理模塊、數據處理模塊和SPI控制器。

基于光纖通信的FPGA程序在線升級的裝置進行在線升級的方法，包括以下步驟：

步驟1、使用ISE Design Suite編譯生成FPGA底層配置文件；

所述的FPGA底層配置文件包括啟動鏡像和FPGA升級鏡像，打開Xilinx的ISE Design Suite軟件的Creat PROM File界面，將啟動鏡像和FPGA升級鏡像兩個bit文件依次添加進來，可生成包含兩個鏡像的mcs文件，即底層配置文件。