[發明專利]半導體器件及其制造方法

有效

• 申請號: 201611051123.3
• 申請日: 2016-11-24
• 公開（公告）號: CN106898610B
• 公開（公告）日: 2020-08-14
• 發明（設計）人: 張哲誠;林志翰;曾鴻輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了一種半導體器件，包括襯底、核心器件和輸入/輸出(I/O)器件。核心器件設置在襯底上。核心器件包括具有底面和至少一個側壁的第一柵電極。第一柵電極的底面和第一柵電極的側壁相交以形成第一內角。I/O器件設置在襯底上。I/O器件包括具有底面和至少一個側壁的第二柵電極。第二柵電極的底面和第二柵電極的側壁相交以形成大于第一柵電極的第一內角的第二內角。本發明還提供了另一種半導體器件以及制造半導體器件的方法。

優先權和交叉引用

本申請要求于2015年12月17日提交的美國臨時專利申請第62/269,005號的優先權，其全部內容通過引用的方式全部結合在文中。

技術領域

本發明總的來說涉及半導體領域，更具體地，涉及半導體器件及其制造方法。

背景技術

半導體器件是在半導體晶圓襯底上制造的小型電子部件。使用各種制造技術制成這些器件并使其連接在一起以形成集成電路。在芯片上可能存在許多集成電路，而且這些集成電路可以在電子設備的操作中執行一系列有用的功能。這些電子設備的示例是移動電話、個人計算機以及個人游戲設備。這些流行設備的尺寸意味著在芯片上形成的部件是小型的。

發明內容

根據本發明的實施例，一種半導體器件，包括：襯底；核心器件，設置在襯底上，其中，核心器件包括具有底面和至少一個側壁的第一柵電極，并且第一柵電極的底面和第一柵電極的側壁相交以形成第一內角；以及輸入/輸出(I/O)器件，設置在襯底上，其中，I/O器件包括具有底面和至少一個側壁的第二柵電極，第二柵電極的底面和第二柵電極的側壁相交以形成大于第一柵電極的第一內角的第二內角。

根據本發明的實施例，一種半導體器件，包括：襯底；核心器件，設置在襯底上，其中，核心器件包括第一柵電極，第一柵電極包括頂部以及設置于頂部和襯底之間的底部，頂部具有第一頂部寬度并且底部具有第一底部寬度；以及輸入/輸出(I/O)器件，設置在襯底上，其中，I/O器件包括第二柵電極，第二柵電極包括頂部以及設置在頂部和襯底之間的底部，頂部具有第二頂部寬度并且底部具有第二底部寬度，并且第一柵電極和第二柵電極滿足：(Wb1-Wt1)(Wb2-Wt2)，其中，Wb1是第一柵電極的底部的第一底部寬度，Wt1是第一柵電極的頂部的第一頂部寬度，Wb2是第二柵電極的底部的第二底部寬度及Wt2是第二柵電極的頂部的第二頂部寬度。

根據本發明的實施例，一種制造半導體器件的方法，包括：在襯底上形成偽層；圖案化在襯底的核心區上的一部分偽層以形成第一偽柵電極，其中，第一偽柵電極包括頂部以及設置于頂部和襯底之間的底部，頂部具有第一頂部寬度且底部具有第一底部寬度；以及圖案化在襯底的I/O區上的另一部分偽層以形成第二偽柵電極，其中，第二偽柵電極包括頂部以及設置于頂部和襯底之間的底部，頂部具有第二頂部寬度并且底部具有第二底部寬度，并且第一偽柵電極和第二偽柵電極滿足：(Wb1-Wt1)(Wb2-Wt2)，其中，Wb1是第一偽柵電極的底部的第一底部寬度，Wt1是第一偽柵電極的頂部的第一頂部寬度，Wb2是第二偽柵電極的底部的第二底部寬度及Wt2是第二偽柵電極的頂部的第二頂部寬度。

附圖說明

結合附圖閱讀以下詳細說明，可更好地理解本公開的各方面。應注意到，根據本行業中的標準慣例，各種功能件未按比例繪制。實際上，為論述清楚，各功能件的尺寸可任意增加或減少。

圖1A至圖1K是根據本公開的一些實施例，在不同階段的制造半導體器件的方法的截面圖。

圖2A和2B是根據根據本公開的一些實施例，在圖1C的階段中的半導體器件的截面圖。

圖3A和3B是根據根據本公開的一些實施例，在圖1J的階段中的半導體器件的截面圖。

具體實施方式