[發明專利]低功耗CMOS緩沖電路在審
| 申請號： | 201611047893.0 | 申請日： | 2016-11-11 |
| 公開（公告）號： | CN108075767A | 公開（公告）日： | 2018-05-25 |
| 發明（設計）人： | 程志宏 | 申請（專利權）人： | 恩智浦美國有限公司 |
| 主分類號： | H03K19/0185 | 分類號： | H03K19/0185;H03K19/00 |
| 代理公司： | 中科專利商標代理有限責任公司 11021 | 代理人： | 楊靜 |
| 地址： | 美國德*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 晶體管 電路 導電溝道 供電電壓 緩沖電路 漏極 串聯 低閾值電壓 高閾值電壓 節點提供 輸出信號 柵極接收 柵極連接 低功耗 | ||
1.一種CMOS緩沖電路，其特征在于，包括第一支電路，其中所述第一支電路包括：
具有第一類型的導電溝道的第一晶體管；以及
與所述第一晶體管串聯的第二晶體管，其中所述第二晶體管具有不同于所述第一類型的第二類型的導電溝道；
其中所述第一晶體管與第二晶體管的柵極耦接以接收輸入信號；以及
第一晶體管具有低于第二晶體管的閾值電壓。
2.如權利要求1所述的CMOS緩沖電路，其特征在于：所述第一晶體管為PMOS晶體管，所述第二晶體管為NMOS晶體管；所述第一晶體管的源極耦接到供電電壓，第一晶體管的漏極耦接到第二晶體管的漏極，第二晶體管的源極耦接到地電壓。
3.如權利要求2所述的CMOS緩沖電路，其特征在于，進一步包括：
第二支電路，所述第二支電路包括第三晶體管與第四晶體管，所述第三晶體管具有所述第一類型的導電溝道，所述第四晶體管具有所述第二類型的導電溝道；
其中所述第三晶體管與所述第四晶體管的柵極耦接至第一、第二晶體管之間的節點；以及
第三晶體管具有高于第四晶體管的閾值電壓。
4.如權利要求3所述的CMOS緩沖電路，其特征在于：所述第三晶體管的源極耦接到供電電壓，所述第三晶體管的漏極耦接到第四晶體管的漏極，第四晶體管的源極耦接到地電壓。
5.如權利要求1所述的CMOS緩沖電路，其特征在于：所述第一晶體管為NMOS晶體管，所述第二晶體管為PMOS晶體管；所述第二晶體管的源極耦接到供電電壓，第二晶體管的漏極耦接到第一晶體管的漏極，第一晶體管的源極耦接到地電壓。
6.如權利要求5所述的CMOS緩沖電路，其特征在于，進一步包括：
第二支電路，所述第二支電路包括第三晶體管與第四晶體管，所述第三晶體管具有所述第一類型的導電溝道，所述第四晶體管具有所述第二類型的導電溝道；
其中所述第三晶體管與所述第四晶體管的柵極耦接至第一、第二晶體管之間的節點；以及
第三晶體管具有高于第四晶體管的閾值電壓。
7.如權利要求6所述的CMOS緩沖電路，其特征在于：所述第四晶體管的源極耦接到供電電壓，所述第四晶體管的漏極耦接到第三晶體管的漏極，第三晶體管的源極耦接到地電壓。
8.一種低功率CMOS緩沖電路，其特征在于，包括：
第一支電路，包括串聯連接在供電電壓與地電壓之間的第一晶體管與第二晶體管；以及
第二支電路，包括串聯連接在供電電壓與地電壓之間的第三晶體管與第四晶體管；
其中所述第一晶體管與第二晶體管的柵極耦接以接收輸入信號，第三晶體管與第四晶體管的柵極連接到第一晶體管與第二晶體管的漏極之間的第一節點，第三晶體管與第四晶體管的漏極之間的第二節點提供輸出信號；以及
其中所述第一晶體管與第四晶體管為低閾值電壓晶體管，第二晶體管與第三晶體管為高閾值電壓晶體管。
9.如權利要求8所述的低功率CMOS緩沖電路，其特征在于：所述第一晶體管和所述第三晶體管具有第一類型的導電溝道；第二晶體管和第四晶體管具有第二類型的導電溝道，所述第二類型與所述第一類型不同。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于恩智浦美國有限公司，未經恩智浦美國有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201611047893.0/1.html，轉載請聲明來源鉆瓜專利網。
