[發明專利]靜電放電測試結構

在審

• 申請號: 201611044428.1
• 申請日: 2016-11-22
• 公開（公告）號: CN107871727A
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 張子恒;曾仁洲;宋明相
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/00
• 代理公司: 南京正聯知識產權代理有限公司32243
• 代理人: 顧伯興

技術領域

本發明實施例是有關于一種測試技術，且特別是有關于一種靜電放電測試結構。

背景技術

當在短時間內放出大量電荷時，將會發生靜電放電(electrostatic discharge，ESD)事件。靜電放電事件的高電壓或高電流致使靜電放電事件潛在地損壞集成電路(integrated circuit，IC)內的有源裝置(active device)、無源裝置(passive device)、及其他結構。

可使用外部測試裝置來測量靜電放電事件。在某些情形中，外部測試裝置在探測墊(probe pad)處連接至集成電路以測量靜電放電事件的電流或電壓。在某些情形中，外部測試裝置遠程地測量靜電放電事件以避免在所述靜電放電事件期間接觸集成電路。

發明內容

本發明實施例的靜電放電測試結構包括位于第一管芯中的測量裝置。所述靜電放電測試結構進一步包括位于第二管芯中的熔斷器。所述靜電放電測試結構進一步包括：多個接合件，將所述第一管芯電連接至所述第二管芯，其中所述多個接合件中的第一接合件將所述熔斷器電連接至所述測量裝置。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開內容的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1是根據某些實施例的靜電放電(ESD)測試結構的示意圖。

圖2是根據某些實施例的靜電放電測試結構的示意圖。

圖3是根據某些實施例的靜電放電測試結構的示意圖。

圖4是根據某些實施例的靜電放電測試結構的電流記錄結構的示意圖。

圖5A至圖5C是根據某些實施例的靜電放電測試結構的示意圖。

圖6A至圖6C是根據某些實施例的靜電放電測試結構的示意圖。

圖7是根據某些實施例的靜電放電測試/保護結構的示意圖。

圖8是根據某些實施例的靜電放電測試陣列的平面圖。

圖9A及圖9B是根據某些實施例的靜電放電測試結構的剖視圖。

圖10是根據某些實施例的使用靜電放電測試結構的方法的流程圖。

圖11是根據某些實施例的制作靜電放電測試結構的方法的流程圖。

附圖標號說明

100、200、300、500、500’、500”、600、600’、600”、900、900’：靜電放電測試結構；

110：接口；

112：頂部管芯；

114：底部管芯；

115：接合件/第一接合件/第二接合件；

120、120’、120”、520、520’、520”、620、620’、620”、920：測量裝置；

120a”：PMOS二極管；

120b”：第二二極管；

130、750、930、930’：熔斷器；

400：電流記錄結構；

700：靜電放電測試/保護結構；

740：受害裝置；

800：靜電放電測試陣列；

810：測量電流的靜電放電測試結構；

820：測量電壓的靜電放電測試結構；

915、915’：接合件；

960：第三管芯；

1000、1100：方法；

1002、1004、1006、1008、1010、1102、1104、1106、1108：操作；

1012、1014、1110、1112、1114：可選操作/操作；

A、A’、B、B’、C、C’：探測墊；

I1、I2、I3、Ix：電流；

R_DUT1、R_DUT2、R_DUT3、R_DUTx：電阻器；

R_fuse1、R_fuse2、R_fuse3、R_fusex：熔斷器；

TP1、TP1’、TP1”、TP2、TP2’、TP2”：修整墊。

具體實施方式