[發明專利]一種用于產生二維OPC測試圖形的方法

有效

• 申請號: 201611042085.5
• 申請日: 2016-11-22
• 公開（公告）號: CN106599388B
• 公開（公告）日: 2019-08-20
• 發明（設計）人: 夏國帥;魏芳;朱駿;呂煜坤;張旭升
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

一種用于產生二維OPC測試圖形的方法，其包括：根據半導體芯片的設計尺寸生成多種特殊圖形單元；根據芯片的設計尺寸確定二維OPC測試圖形的框架；通過不同二維OPC層次的圖形密集度，設定各種特殊圖形單元對應的出現概率，并根據出現概率的差別，采用蒙特卡洛法將特殊圖形單元填充到所述OPC測試圖形的框架中；對完成的二維OPC測試圖形，根據芯片設計尺寸以及光罩生產廠商的實際生產能力進行基于規則的OPC修正檢查以及基于模型的OPC的修正檢查，將不符合進行基于規則的OPC和基于模型的OPC規格尺寸的特殊圖形單元濾除；檢查二維OPC測試圖形的框架是否填充完整，如果填充完整則得到最終的二維OPC測試圖形；如果沒有填充完整，繼續執行填充步驟直到完成。

技術領域

本發明涉及集成電路制造領域，尤其涉及一種用于產生二維光學臨近效應修正(optical proximity correction，簡稱OPC)測試圖形的方法。

背景技術

在65納米及以下的集成電路工藝制造中，每一家芯片加工廠家(Foundary)都已經成熟的應用OPC技術。OPC測試圖形是OPC模型的基石，用于建立OPC模型的。測試圖形基于其圖形周圍環境可分為一維(1D)和二維(2D)OPC測試圖形，目前二維OPC測試圖形應用更加廣泛。

現有的OPC測試圖形一般都是從大尺寸工藝的測試圖形中shrink而得來，面對設計尺寸越來越小，設計版圖愈來愈復雜的情況是很難適用的。尤其是，當工藝節點進入0.13um及以下時，基于規則的OPC(Rule-based OPC)修正技術由于其自身的精度限制，已不能適用完全光學臨近效應影響愈發強烈的情況，因而基于模型的OPC(Model-based OPC)修正技術被廣泛使用。

本領域技術人員清楚，基于模型的二維OPC測試圖形形成非常困難，現有的技術中二維OPC測試圖形形成一般從兩個方面著手解決該問題：

第一，增加二維OPC測試圖形的采樣數量，其通過量變來達到質變，從而導致OPC模型的復雜度增加，同時也使OPC模型建立和OPC修正的時間周期變長，不利于OPC模型的開發；

第二，增加二維OPC測試圖形在OPC模型中的權重，這樣直接導致的結果是，犧牲一維OPC測試圖形的精確度來保證二維OPC測試圖形能達到要求，從而使OPC模型的整體質量下降。

因此，根據現有的OPC測試圖形的光學環境和工藝制程等綜合條件所建立的OPC模型，在面對一些復雜的二維設計版圖時已無法進行精確的模擬。

發明內容

為了克服以上問題，本發明旨在提供一種用于產生二維OPC測試圖形的方法，其在不增加二維OPC采樣測試圖形數量，以及不增加OPC模型復雜度的前提下，產生的二維OPC測試圖形貼近實際的芯片版圖設計，以提高OPC模型在二維芯片設計版圖上的模擬精確度。

為實現上述目的，本發明的技術方案如下：

一種用于產生二維OPC測試圖形的方法，其包括：

步驟S1：根據半導體芯片的設計尺寸生成多種特殊圖形單元，其中，所述的特殊圖形單元的邊框為正方形，所述正方形的邊長與所述半導體芯片的設計尺寸基于模型的OPC規則相關，所述正方形中的圖形為多邊形；

步驟S2：根據芯片的設計尺寸確定二維OPC測試圖形的框架；其中，所述的框架由N*M個所述特殊圖形單元的正方形構成；

步驟S3：通過不同二維OPC層次的圖形密集度，設定各種特殊圖形單元對應的出現概率，并根據出現概率的差別，采用蒙特卡洛法將特殊圖形單元填充到所述OPC測試圖形的框架中，以生成二維OPC測試圖形；

步驟S4：對根據蒙特卡洛法排列完成的二維OPC測試圖形，根據芯片設計尺寸以及光罩生產廠商的實際生產能力進行基于規則的OPC修正檢查以及基于模型的OPC的修正檢查，將不符合基于規則的OPC和基于模型的OPC規格尺寸的特殊圖形單元濾除；