[發明專利]生成多項式的生成方法、生成裝置、編碼器、控制器及電子設備

有效

• 申請號: 201611041572.X
• 申請日: 2016-11-21
• 公開（公告）號: CN106603085B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: 陳文捷
• 申請（專利權）人: 建榮半導體（深圳）有限公司
• 主分類號: H03M13/15
• 分類號: H03M13/15
• 代理公司: 深圳市六加知識產權代理有限公司 44372
• 代理人: 宋建平

本發明實施例公開了一種BCH碼生成多項式的生成方法、生成裝置、編碼器、控制器及電子設備。該編碼器包括：接收輸入信息的輸入電路；輸出編碼信息的輸出電路；執行BCH碼編碼運算的編碼電路；所述編碼電路包括：第一編碼單元，用于執行基于固定多項式的編碼運算以及第二編碼單元，用于執行基于可變多項式的編碼運算。該編碼器使用的固定多項式和可變多項式構造生成多項式，在輸出糾錯能力可變的循環碼的同時有效的減少了預存的多項式占用的面積以及選擇電路的延時。

技術領域

本發明涉及循環碼編碼技術領域，特別是涉及一種BCH碼生成多項式的生成方法、生成裝置、編碼器、內存控制器及電子設備。

背景技術

BCH糾錯碼是一種通常用于糾正隨機差錯的循環校驗碼。由R.C.Bose、D.K.Chaudhuri和A.Hocquenghem共同提出。它是一種具有嚴格的代數結構，糾錯能力強，構造簡單，編碼較容易實現等特點的線性分組碼。

BCH糾錯碼(以下簡稱BCH碼)屬于線性分組碼中的循環碼的一種，其能夠非常容易的在電路上實現而被廣泛的應用。作為一種循環碼，BCH碼可以通過特定的多項式表示。該多項式又被成為BCH碼的生成多項式g(x)。對于具有不同的設計糾錯能力的BCH碼而言，其生成多項式g(x)也是不相同的。

在實際使用過程中，可能需要使用多種具有不同糾錯能力的BCH碼。一個能夠支持或者實現糾錯能力可變的編碼器是符合目標需求的。如圖1所示，在中國專利“一種參數可變的BCH碼編碼器及譯碼器”(專利文獻號：CN101567696A)中提供了一種預先存儲各種不同糾錯能力的生成多項式g(x)的編碼器。在使用時，編碼器可以根據需要切換使用的g(x)從而實現編碼器的糾錯能力可變。

在實現本發明過程中，發明人發現相關技術存在以下問題：上述糾錯能力可變的編碼器中，需要提供不少的電路面積來存儲和切換不同的生成多項式g(x)。

例如，在flash控制器中，不同型號flash的糾錯能力需求都不同，通常需要預先存儲至少56種不同的生成多項式g(x)。有限域GF(2^m)的BCH碼的生成多項式g(x)的項數r等于糾錯能力t乘以信息位m(flash應用中，通常m為14，t為17-72)。因此，在一般的flash控制器中，g(x)的項數r為238～1008。

基于以上的運算可以看出，存儲上述56個不同的g(x)共需要34888比特的存儲空間，這樣的選擇電路占用面積很大。另外，考慮到生成多項式g(x)的數量越多，選擇電路的延遲也會越長，由此會導致編碼器的工作頻率降低。

發明內容

本發明實施例主要解決的技術問題是提供一種BCH碼生成多項式的生成方法、生成裝置、編碼器、內存控制器及電子設備，能夠解決現有技術中預先存儲生成多項式占用的存儲空間大，編碼器工作頻率下降的問題。

為解決上述技術問題，本發明實施例提供一種BCH碼的生成多項式生成方法。該方法包括：確定具有預定的最大糾錯能力的第一生成多項式，所述第一生成多項式為若干個最小多項式的乘積；；最小多項式組用于表示一個或者多個所述最小多項式的乘積，每個所述最小多項式組為一個固定多項式在所述第一生成多項式中劃分至少一個所述固定多項式，形成固定多項式集合；所述固定多項式集合包括一個或者多個所述固定多項式；設定目標糾錯能力，根據所述目標糾錯能力，在所述固定多項式集合中選擇至少一個固定多項式；所述目標糾錯能力小于等于最大糾錯能力；計算除所述選中的固定多項式以外剩余的最小多項式的乘積，作為可變多項式；根據將具有目標糾錯能力的第二生成多項式除以選中的固定多項式，獲得的余式作為可變多項式，所述具有所述目標糾錯能力的所述第二生成多項式由所述可變多項式與所述固定多項式進行乘積計算而得到。

可選地，所述固定多項式集合包括：P(0)至P(n)的n+1個固定多項式；其中，P(n)為第一生成多項式的前m×(n+1)個最小多項式的乘積；m為P(0)具有的最小多項式數量；n為正整數。