[發(fā)明專利]一種基于TCAM的網(wǎng)絡(luò)分流系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201611040932.4
• 申請日: 2016-11-11
• 公開（公告）號: CN106789706B
• 公開（公告）日: 2020-08-07
• 發(fā)明（設(shè)計）人: 高海源;楊曉波;郝書寧;韓哲;張曉峰;李斌;孟祥坤;陳偉峰;王文博
• 申請（專利權(quán)）人: 天津光電通信技術(shù)有限公司
• 主分類號: H04L12/803
• 分類號: H04L12/803
• 代理公司: 天津諾德知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 12213
• 代理人: 欒志超

本發(fā)明涉及通信技術(shù)領(lǐng)域，提供一種基于TCAM的網(wǎng)絡(luò)分流系統(tǒng)，所述系統(tǒng)包括三態(tài)內(nèi)容尋址存儲器、可編程控制器以及可擴展處理器，其中，三態(tài)內(nèi)容尋址存儲器包括規(guī)則庫和用戶自定義信息庫，可編程控制器在向三態(tài)內(nèi)容尋址存儲器查詢匹配某規(guī)則時，三態(tài)內(nèi)容尋址存儲器一并將規(guī)則附帶的用戶自定義信息反饋給可編程控制器，一步即可獲取輸入輸出端口等業(yè)務(wù)信息，減少對原有SRAM的訪問，降低了可編程控制器的設(shè)計難度；可擴展處理器包括雙核處理器和可編程邏輯模塊，所述雙核處理器用于實現(xiàn)復(fù)雜算法的計算，所述可編程邏輯模塊上設(shè)有充足的邏輯資源，用于提供高速并口，實現(xiàn)較大帶寬的快速的批量導(dǎo)入規(guī)則集到三態(tài)內(nèi)容尋址存儲器。

技術(shù)領(lǐng)域

本發(fā)明屬于通信技術(shù)領(lǐng)域，尤其涉及一種基于TCAM的網(wǎng)絡(luò)分流系統(tǒng)。

背景技術(shù)

目前，深度報文檢測技術(shù)(DPI)已經(jīng)廣泛運用在通信領(lǐng)域，通常作為專用設(shè)備部署在機房中，傳統(tǒng)的硬件架構(gòu)采用FPGA+TCAM+SRAM+DDR的形式，將IP五元組、特征串等規(guī)則存儲在三態(tài)內(nèi)容尋址存儲器(Ternary Content Addressable Memory，TCAM)空間中，將業(yè)務(wù)相關(guān)信息如輸入輸出端口表，TCP會話表等存儲在SRAM或DDR中，這種架構(gòu)存在如下問題：

(1)FPGA查詢TCAM后再查詢SRAM或DDR，導(dǎo)致FPGA設(shè)計復(fù)雜、延遲較大，通常五元組或字符串等規(guī)則存儲在TCAM空間表項中，但是網(wǎng)絡(luò)業(yè)務(wù)還有多種特殊需求，例如某些規(guī)則只對某個輸入端口生效，某些規(guī)則指定從一組輸出端口負載均衡輸出。因此，F(xiàn)PGA處理報文的流程，查詢TCAM之后，還需要再查詢SRAM或DDR獲取業(yè)務(wù)特別的信息，才能決定進一步轉(zhuǎn)發(fā)還是丟棄報文，轉(zhuǎn)發(fā)到哪個輸出端口；

從而導(dǎo)致FPGA設(shè)計流程復(fù)雜，處理報文的延遲較大；

(2)大規(guī)模的規(guī)則集處理、復(fù)雜的用戶定制業(yè)務(wù)也需要板上有一塊智能芯片，智能芯片運行復(fù)雜算法，傳輸大量數(shù)據(jù)給TCAM的性能存在問題。

分流器需要支持10萬量級的規(guī)則，分為五元組或特征串兩大類，還可支持規(guī)則優(yōu)先級，還需要計算規(guī)則在TCAM空間的位置，這些都需要軟件實現(xiàn)較復(fù)雜的算法；而算法在智能芯片上如果運行較慢，就會與用戶期望的添加、刪除規(guī)則的時間產(chǎn)生矛盾；同時，智能芯片上算法輸出的結(jié)果還需要傳輸?shù)紽PGA再轉(zhuǎn)給TCAM，數(shù)據(jù)在100Mb量級，因此智能芯片與FPGA之間的接口性能也可能與用戶期望的批量導(dǎo)入規(guī)則的時間產(chǎn)生矛盾。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種結(jié)構(gòu)簡單并可快速處理業(yè)務(wù)報文的基于TCAM的網(wǎng)絡(luò)分流系統(tǒng)。

本發(fā)明是這樣實現(xiàn)的，一種基于TCAM的網(wǎng)絡(luò)分流系統(tǒng)，所述基于TCAM的網(wǎng)絡(luò)分流系統(tǒng)包括三態(tài)內(nèi)容尋址存儲器、可編程控制器以及可擴展處理器；

所述可擴展處理器，用于通過所述可編程控制器實現(xiàn)與所述三態(tài)內(nèi)容尋址存儲器之間的數(shù)據(jù)鏈路的連通，所述可擴展處理器包括雙核處理器和可編程邏輯模塊，所述雙核處理器用于實現(xiàn)復(fù)雜算法的計算，所述可編程邏輯模塊上設(shè)有充足的邏輯資源，用于提供高速并口；

所述可編程控制器通過所述高速并口與可擴展處理器中的所述可編程邏輯模塊通信連接，所述可編程控制器用于接收所述可編程邏輯模塊通過所述高速并口發(fā)送的查詢消息，并反饋結(jié)果信息，所述結(jié)果信息包括是否命中、命中規(guī)則信息以及用戶自定義信息，可編程控制器解析結(jié)果信息，就可以決定轉(zhuǎn)發(fā)還是丟棄報文，負載均衡轉(zhuǎn)發(fā)到哪個輸出端口；

所述三態(tài)內(nèi)容尋址存儲器通過高速接口與所述可編程控制器通信連接，所述三態(tài)內(nèi)容尋址存儲器包括規(guī)則庫和用戶自定義信息庫，所述三態(tài)內(nèi)容尋址存儲器用于接收所述可編程控制器的通過所述高速接口發(fā)送的查詢消息，分別在所述規(guī)則庫和用戶自定義信息庫中查詢匹配相應(yīng)的規(guī)則和信息，同時匹配的結(jié)果信息通過所述高速接口反饋給所述可編程控制器。

作為一種改進的方案，所述雙核處理器上運行嵌入式Linux系統(tǒng)。