[發明專利]一種基于MCU的SOC及其內核協作控制單元

有效

• 申請號: 201611038056.1
• 申請日: 2016-11-23
• 公開（公告）號: CN106774788B
• 公開（公告）日: 2020-01-17
• 發明（設計）人: 楊謙;涂柏生
• 申請（專利權）人: 深圳市博巨興微電子科技有限公司
• 主分類號: G06F1/3203
• 分類號: G06F1/3203;G06F1/3234
• 代理公司: 44224 廣州華進聯合專利商標代理有限公司
• 代理人: 易皎鶴

1.一種基于MCU的SOC及其內核協作控制單元，包括內核協作控制單元、時鐘單元(CLOCK_EN)、協處理內核(PROC_CORE)和MCU內核(MCU_CORE)，其特征在于，所述時鐘單元(CLOCK_EN)分別連接時鐘控制單元GC1和時鐘控制單元GC2，時鐘控制單元GC1還分別連接內核協作控制單元(CO_CTRL)和MCU內核(MCU_CORE)，時鐘控制單元GC2還分別連接內核協作控制單元(CO_CTRL)和協處理內核(PROC_CORE)，內核協作控制單元(CO_CTRL)還連接MCU內核(MCU_CORE)，MCU內核(MCU_CORE)還連接協處理內核(PROC_CORE)，時鐘單元(CLOCK_EN)負責產生芯片工作所需的2個主要時鐘：MCU內核工作時鐘(clk_mcu)和協處理內核工作時鐘(clk_proc)，因為在SOC中MCU內核(MCU_CORE)與協處理內核(PROC_CORE)存在共享SOC內部資源的情況，所以MCU內核(MCU_CORE)與協處理內核(PROC_CORE)的工作時間是錯開的，即當MCU內核(MCU_CORE)工作時，協處理內核(PROC_CORE)處于休眠狀態；而當協處理內核(PROC_CORE)工作時，MCU內核(MCU_CORE)處于休眠狀態，內核協作控制單元(CO_CTRL)負責管控SOC中MCU內核(MCU_CORE)與協處理內核(PROC_CORE)2個處理核心的工作與休眠控制，在SOC工作時，MCU內核(MCU_CORE)先于協處理內核(PROC_CORE)而工作，此時，內核協作控制單元(CO_CTRL)輸出的MCU內核時鐘門控信號(gate_mcu)為高電平有效狀態，從而觸發時鐘控制單元GC1開啟MCU內核工作時鐘(clk_core_gc)，MCU內核(MCU_CORE)開始工作，當MCU內核(MCU_CORE)完成階段性工作并且需要啟動協處理內核(PROC_CORE)的時候，MCU內核(MCU_CORE)輸出的協處理內核工作使能信號(enable)為高電平有效狀態，促使協處理內核(PROC_CORE)進入準備狀態，同時MCU內核(MCU_CORE)輸出MCU內核休眠請求信號(sleep_req)至內核協作控制單元(CO_CTRL)，內核協作控制單元(CO_CTRL)在檢測到MCU內核休眠請求信號(sleep_req)為高電平狀態時，將控制MCU內核時鐘門控信號(gate_mcu)為低電平無效狀態，從而觸發時鐘控制單元GC1關閉MCU內核工作時鐘(clk_core_gc)，同時，MCU內核時鐘門控信號(gate_mcu)通過反相器后將觸發時鐘控制單元GC2開啟協處理內核工作時鐘(clk_proc_gc)，此時，MCU內核(MCU_CORE)停止工作，同時協處理內核(PROC_CORE)進入工作狀態，當協處理內核(PROC_CORE)亦完成階段性工作并且需要啟動MCU內核(MCU_CORE)的時候，協處理內核(PROC_CORE)輸出的MCU內核喚醒請求信號(wake)為高電平有效狀態，內核協作控制單元(CO_CTRL)在檢測到MCU內核喚醒請求信號(wake)為高電平狀態時，將控制MCU內核時鐘門控信號(gate_mcu)為高電平有效狀態，從而觸發時鐘控制單元GC1開啟MCU內核工作時鐘(clk_core_gc)，同時，MCU內核時鐘門控信號(gate_mcu)通過反相器后將觸發時鐘控制單元GC2關閉協處理內核工作時鐘(clk_proc_gc)，此時，MCU內核(MCU_CORE)進入工作狀態，同時協處理內核(PROC_CORE)進入休眠狀態。

2.根據權利要求1所述的一種基于MCU的SOC及其內核協作控制單元，所述內核協作控制單元(CO_CTRL)包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或門OR。