[發(fā)明專利]一種非易失性存儲器

在審

• 申請?zhí)枺?/td>: 201611037221.1
• 申請日: 2016-11-18
• 公開（公告）號: CN108074617A
• 公開（公告）日: 2018-05-25
• 發(fā)明（設(shè)計(jì)）人: 周耀;倪昊
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/06
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 張振軍;吳敏

一種非易失性存儲器，包括：第一和第二陣列庫，分別耦接第一和第二位線；第一選通電路，適于在地址使能信號的作用下，連通所述預(yù)充電電路的第一輸出端與所述第一位線，并連通所述預(yù)充電電路的第二輸出端與所述第二位線，以對所述第一位線和第二位線充電，或者斷開預(yù)充電電路與第一位線和第二位線的連接；靈敏放大器，其第一輸入端耦接預(yù)充電電路的第一輸出端，其第二輸入端耦接預(yù)充電電路的第二輸出端，靈敏放大器輸出的比較結(jié)果指示第一或第二陣列庫所存儲的數(shù)據(jù)信息；第二選通電路，適于在第一和第二字線信號的作用下，控制參考電流流入至靈敏放大器的第一和第二輸入端其中之一。本發(fā)明方案可有效降低非易失性存儲器的數(shù)據(jù)讀取時間。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器設(shè)計(jì)領(lǐng)域，特別涉及一種非易失性存儲器。

背景技術(shù)

隨著電子信息技術(shù)的飛速發(fā)展，人們對電子產(chǎn)品的速度提出了更高的要求，同時速度也已經(jīng)成為電路中最重要的指標(biāo)之一，這對電路設(shè)計(jì)人員提出了更高的挑戰(zhàn)。

非易失性存儲器(Nonvolatile Memory，NVM)是一種常用的存儲器，它在斷電后仍能保存數(shù)據(jù)。以閃存(Flash)為例，在高速Flash設(shè)計(jì)中，對其數(shù)據(jù)讀取的速度有著越來越高的要求。以Flash為例的非易失性存儲器的數(shù)據(jù)讀取時間通常由四部分組成：地址譯碼、位線預(yù)充電、存儲單元電流信號放大和數(shù)據(jù)比較輸出。其中，地址譯碼和數(shù)據(jù)比較輸出占整體數(shù)據(jù)讀取時間的比重較小，存儲單元電流信號放大所占用的時間受到工藝的影響比較大，可作優(yōu)化的空間有限，而位線預(yù)充電所占用的時間是一個可以優(yōu)化的部分。

圖1是現(xiàn)有技術(shù)的一種非易失性存儲器的示意圖。圖1所示的非易失性存儲器100中一般包括兩個陣列庫(Bank)，分別為陣列庫Bank_A和陣列庫Bank_B。在讀取陣列庫Bank_A的數(shù)據(jù)時，陣列庫Bank_B作為其偽陣列庫，在讀取陣列庫Bank_B的數(shù)據(jù)時，陣列庫Bank_A作為其偽陣列庫，這是一種有效的抗噪聲干擾設(shè)計(jì)的方式。具體而言，所述非易失性存儲器100可以包括預(yù)充電電路10、第一選通電路20、第二選通電路30和靈敏放大器OP。當(dāng)?shù)刂肥鼓苄盘朎nb_addr使得第一選通電路20中的MOS管P1和P2導(dǎo)通，第一字線信號Enb_A和第二字線信號Enb_B控制所述第二選通電路30中的MOS管P3和P4導(dǎo)通且MOS管P5和P6關(guān)斷時，所述陣列庫Bank_A受控進(jìn)行讀操作，所述預(yù)充電電路10向與所述陣列庫Bank_A耦接的第一位線BL_A充電，一并向與所述陣列庫Bank_B耦接的第二位線BL_B充電。所述靈敏放大器OP對參考電流Iref和所述第一位線BL_A上形成的電流進(jìn)行比較，其比較結(jié)果指示出所述陣列庫Bank_A存儲的信息。實(shí)際上，預(yù)充電電路10對位線的預(yù)充電時間占到了非易失性存儲器100整體數(shù)據(jù)讀取時間的1/3～1/2左右。

因此，現(xiàn)有技術(shù)的非易失性存儲器的數(shù)據(jù)讀取時間較長，無法適應(yīng)對非易失性存儲器的高速應(yīng)用需求。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是如何降低非易失性存儲器的數(shù)據(jù)讀取時間，以適應(yīng)對非易失性存儲器的高速應(yīng)用需求。