[發(fā)明專利]一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的抖動(dòng)容限仿真驗(yàn)證方法

在審

• 申請?zhí)枺?/td>: 201611036242.1
• 申請日: 2016-11-23
• 公開（公告）號(hào): CN106777506A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 王憶文;黃金鳳;劉云龍;李大超
• 申請（專利權(quán)）人: 電子科技大學(xué);深圳市國微電子有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種時(shí)鐘數(shù)據(jù)恢復(fù)電路的抖動(dòng)容限仿真驗(yàn)證方法，其特征在于:

包含三個(gè)部分：驗(yàn)證模塊的設(shè)計(jì)、仿真驗(yàn)證方法、抖動(dòng)容限的驗(yàn)證流程。

2.如權(quán)利要求1中所述的方法，其特性在于：

驗(yàn)證模塊的設(shè)計(jì)包含兩個(gè)部分：測試數(shù)據(jù)產(chǎn)生模塊和誤碼檢測模塊，測試數(shù)據(jù)產(chǎn)生模塊由抖動(dòng)調(diào)制時(shí)鐘和偽隨機(jī)碼產(chǎn)生模塊組成，抖動(dòng)調(diào)制時(shí)鐘的抖動(dòng)大小和抖動(dòng)頻率可調(diào)，抖動(dòng)調(diào)制時(shí)鐘作為偽隨機(jī)碼產(chǎn)生模塊的時(shí)鐘信號(hào)，仿真即可得到帶抖動(dòng)的偽隨機(jī)信號(hào)，測試數(shù)據(jù)產(chǎn)生模塊由VerilogA語言實(shí)現(xiàn)，在CDR仿真時(shí)調(diào)用；誤碼檢測模塊，由Python語言實(shí)現(xiàn)，根據(jù)偽隨機(jī)碼的碼型特征對CDR的輸出數(shù)據(jù)文件進(jìn)行誤碼判斷。

3.如權(quán)利要求1中所述的方法，其特性在于：

基于本發(fā)明的仿真驗(yàn)證方法可分為電路仿真和誤碼驗(yàn)證兩個(gè)部分：一、電路仿真，CDR電路仿真時(shí)，調(diào)用測試數(shù)據(jù)產(chǎn)生模塊的VerilogA模型，將測試數(shù)據(jù)產(chǎn)生模塊輸出的帶抖動(dòng)的偽隨機(jī)信號(hào)作為CDR電路模塊的輸入串行差分信號(hào)，仿真完成后得到CDR恢復(fù)出的并行輸出數(shù)據(jù)，保存在文本文件中；二、誤碼驗(yàn)證，誤碼驗(yàn)證模塊對CDR的輸出數(shù)據(jù)文件進(jìn)行處理，得到誤碼數(shù)。

4.如權(quán)利要求1中所述的方法，其特性在于：

基于本發(fā)明的抖動(dòng)容限驗(yàn)證流程為：首先設(shè)置抖動(dòng)時(shí)鐘的抖動(dòng)幅度和抖動(dòng)頻率；然后進(jìn)行仿真，仿真結(jié)束后將CDR的輸出數(shù)據(jù)保存到文本文件中；再用誤碼檢測模塊對CDR的輸出數(shù)據(jù)文件進(jìn)行處理，完成誤碼檢測；最后根據(jù)誤碼檢測結(jié)果調(diào)節(jié)抖動(dòng)時(shí)鐘的抖動(dòng)幅度和抖動(dòng)頻率，重復(fù)以上步驟，直到測出所有頻率點(diǎn)的最大抖動(dòng)容限值。