[發(fā)明專利]參考電壓緩沖電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201611033346.7
• 申請(qǐng)日: 2016-11-22
• 公開（公告）號(hào): CN108089627B
• 公開（公告）日: 2020-09-18
• 發(fā)明（設(shè)計(jì)）人: 張哲維;劉凱尹;雷良煥;黃詩雄
• 申請(qǐng)（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號(hào): G05F1/575
• 分類號(hào): G05F1/575
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 李昕巍;章侃銥

本發(fā)明公開了一種參考電壓緩沖電路，其一實(shí)施例包含：一第一偏壓產(chǎn)生電路，用來產(chǎn)生一第一偏壓；一第二偏壓產(chǎn)生電路，用來產(chǎn)生一第二偏壓，其中該第二偏壓不同于該第一偏壓；一第一驅(qū)動(dòng)元件，耦接一高電位端、該第一偏壓產(chǎn)生電路以及一參考電壓輸出端，該第一驅(qū)動(dòng)元件用來依據(jù)該第一偏壓控制該參考電壓輸出端的一參考電壓；以及一第二驅(qū)動(dòng)元件，耦接該參考電壓輸出端、該第二偏壓產(chǎn)生電路以及一低電位端，該第二驅(qū)動(dòng)元件用來依據(jù)該第二偏壓控制該參考電壓輸出端與該第二驅(qū)動(dòng)元件之間的電流。本發(fā)明采用多個(gè)驅(qū)動(dòng)元件以增進(jìn)流出電流與流入電流的能力，從而能夠快速地建立或恢復(fù)一參考電壓。

技術(shù)領(lǐng)域

本發(fā)明涉及一種緩沖電路，尤其涉及一種參考電壓緩沖電路。

背景技術(shù)

參考電壓緩沖器(voltage reference buffer)的設(shè)計(jì)影響到參考電壓的精度及建立時(shí)間，且會(huì)影響一參考電壓接收電路的訊雜比(signal-to-noise ratio,SNR)與穩(wěn)定(settling)速度，更會(huì)影響該參考電壓緩沖器本身的耗電多寡及電路面積的大小。

一般的參考電壓緩沖器的參考電壓輸出端僅具有單一驅(qū)動(dòng)組件，因此驅(qū)動(dòng)能力較弱，尤其是流入(sink)電流的能力較弱，此類的參考電壓緩沖器可見于下列文獻(xiàn)：Wei-HsinTseng,Wei-Liang Lee,Chang-Yang Huang,and Pao-Cheng Chiu,“A 12-bit 104MS/s SARADC in 28nm CMOS for Digitally-Assisted Wireless Transmitters”,IEEE JOURNALOF SOLID-STATE CIRCUITS.

另有一種現(xiàn)有技術(shù)是低壓差線性穩(wěn)壓器(Low dropout regulator,LDO)，其是一種常見的直流轉(zhuǎn)直流穩(wěn)壓器(DC-DC Regulator)，LDO的輸出電壓通過一系統(tǒng)中負(fù)反饋機(jī)制與一輸入電壓作比較，進(jìn)而控制一輸出晶體管(Output Transistor)的電流供應(yīng)，從而提供一穩(wěn)定的直流電位。然而，一般而言，當(dāng)LDO的輸入電壓或是負(fù)載有一快速變化時(shí)，由于前述負(fù)反饋系統(tǒng)的有限回路頻寬的限制，前述輸出晶體管無法實(shí)時(shí)反應(yīng)該快速變化，造成LDO的輸出電壓有一暫態(tài)響應(yīng)，從而使得該輸出電壓突然變化，此短暫的輸出電壓變化可能對(duì)該系統(tǒng)造成傷害，過高的該輸出電壓可能使一后級(jí)組件毀損，過低的該輸出電壓可能影響一后級(jí)系統(tǒng)正常功能，因此，LDO必須有一過電壓保護(hù)機(jī)制來抑制此輸出電壓突波。基于上述，已知的某些LDO使用電壓檢測電路檢測前述輸入電壓或負(fù)載的快速變化，并于檢測到該快速變化時(shí)開啟電荷排放電路，舉例而言，美國專利(專利號(hào)：5864227)的圖2的比較器C₁用來檢測過電壓狀況以及晶體管MP_D用來于該過電壓狀況存在時(shí)排放電流(5864227專利：第2欄第52行至第3欄第5行)，值得注意的是，該圖2的輸出晶體管MP_X與晶體管MP_D為同一型的晶體管(即PMOS)；另舉例而言，美國專利(專利號(hào)：6201375)的圖2的過電壓比較器9用來檢測輸出電壓V_OUT是否處于過電壓位階(overvoltage level)以開啟放電晶體管10(6201375專利：第5欄第41行至第6欄第19行)，值得注意的是，該圖2的輸出晶體管4與該放電晶體管10均為同一型的晶體管(即NMOS)。更多關(guān)于LDO的現(xiàn)有技術(shù)可見于下列文獻(xiàn)：美國專利號(hào)7221213；美國專利號(hào)7450354；美國專利號(hào)8072198；美國專利號(hào)9141121；美國專利號(hào)9236732；美國專利號(hào)9323258。

承上所述，雖然某些LDO于電壓輸出端使用二同型的晶體管，但其中一晶體管(例如前述晶體管MP_D或放電晶體管10)僅于過電壓發(fā)生時(shí)導(dǎo)通，于正常操作下沒有流出(source)電流至負(fù)載端或從負(fù)載端流入(sink)電流的作用，故該些LDO無法通過額外的晶體管來改善驅(qū)動(dòng)能力。