[發明專利]鰭式場效應晶體管及其制造方法在審
| 申請號: | 201611032587.X | 申請日: | 2016-11-15 |
| 公開(公告)號: | CN106803497A | 公開(公告)日: | 2017-06-06 |
| 發明(設計)人: | 廖晉毅;侯孟南;張世杰;周櫻旻;張鼎張 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L21/336;H01L29/78 |
| 代理公司: | 北京德恒律治知識產權代理有限公司11409 | 代理人: | 章社杲,李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 場效應 晶體管 及其 制造 方法 | ||
技術領域
本發明的實施例總體涉及半導體領域,更具體地,涉及鰭式場效應晶體管及其制造方法。
背景技術
隨著半導體器件的尺寸不斷縮小,已經開發出諸如鰭式場效應晶體管(FinFET)的三維多柵極結構以代替平面互補金屬氧化物半導體(CMOS)器件。FinFET的結構性特征是從半導體襯底的表面垂直延伸的硅基鰭,并且包裹在由鰭形成的導電溝道周圍的柵極進一步提供了對溝道的更好的電控制。
發明內容
根據本發明的一個方面,提供了一種制造鰭式場效應晶體管(FinFET)的方法,包括:圖案化半導體襯底以在所述半導體襯底中形成多個溝槽并且在所述溝槽之間形成至少一個半導體鰭;在所述溝槽中形成多個絕緣體;在所述半導體鰭的部分上方和所述絕緣體的部分上方形成柵極堆疊件;以及在所述半導體鰭的通過所述柵極堆疊件暴露的部分上方形成摻雜有導電摻雜劑的應變材料,并且通過選擇性地生長具有漸變摻雜濃度的體層來形成所述應變材料。
根據本發明的另一方面,提供了一種制造FinFET的方法,包括:圖案化半導體襯底以在所述半導體襯底中形成多個溝槽并且在所述溝槽之間形成至少一個半導體鰭;在所述溝槽中形成多個絕緣體;在所述半導體鰭的部分上方和所述絕緣體的部分上方形成柵極堆疊件;去除通過所述柵極堆疊件暴露的所述半導體鰭以形成所述半導體鰭的凹部;選擇性地生長摻雜有導電摻雜劑的應變材料,所述應變材料從所述半導體鰭的所述凹部生長以覆蓋所述半導體鰭的通過所述柵極堆疊件暴露的部分,所述應變材料包括體層,并且選擇性地生長具有漸變摻雜濃度的所述應變材料的體層。
根據本發明的又一方面,提供了一種鰭式場效應晶體管(FinFET),包括:半導體襯底,包括位于所述半導體襯底上的至少一個半導體鰭;多個絕緣體,設置在所述半導體襯底上,并且所述半導體鰭夾置在所述絕緣體之間;柵極堆疊件,位于所述半導體鰭的部分上方和所述絕緣體的部分上方;以及摻雜的應變材料,覆蓋所述半導體鰭的通過所述柵極堆疊件暴露的部分,并且所述摻雜的應變材料包括具有漸變摻雜劑濃度的體層。
附圖說明
當結合附圖進行閱讀時,根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意,根據工業中的標準實踐,各種部件沒有被按比例繪制。實際上,為了清楚的討論,各種部件的尺寸可以被任意增加或減少。
圖1是根據一些實施例的示出制造FinFET的方法的流程圖。
圖2A至圖2H是根據一些實施例的用于制造FinFET的方法的立體圖。
圖3A至圖3H是根據一些實施例的用于制造FinFET的方法的截面圖。
圖4是根據一些實施例的示出了用于形成FinFET的應變材料的方法的示圖。
圖5是根據一些實施例的圖3H的放大圖。
圖6是根據一些實施例的FinFET的立體圖。
圖7是根據一些實施例的FinFET的截面圖。
圖8是根據一些實施例的圖7的放大圖。
具體實施方式
以下公開內容提供了許多不同實施例或實例,用于實現所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發明。當然,這些僅是實例并且不意欲限制本發明。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例,也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且,本發明在各個實例中可以重復參考數字和/或字母。這種重復僅是為了簡明和清楚,其自身并不表示所論述的各個實施例和/或配置之間的關系。
此外,為了便于描述,本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關系術語,以描述如圖中所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外,空間關系術語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位),并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。
本發明的實施例描述了FinFET的示例性制造工藝和由該工藝制造的FinFET。在本發明的特定實施例中,FinFET可以形成在硅襯底上。此外,FinFET可以形成在絕緣體上硅(SOI)襯底上或者可選地絕緣體上鍺(GOI)半導體襯底上作為可選方式。此外,根據一些實施例,硅襯底可以包括其他導電層或其他半導體元件,諸如晶體管、二極管等。該實施例不限定在該上下文中。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611032587.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





