[發明專利]半導體結構及其制造方法

有效

• 申請號: 201611030074.5
• 申請日: 2016-11-15
• 公開（公告）號: CN107039331B
• 公開（公告）日: 2020-03-24
• 發明（設計）人: 蘇慶忠;盧玠甫;吳健;薛哲翔;吳明锜;溫啟元;方俊杰;葉玉隆
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

本發明提供一種半導體結構及其制造方法。半導體結構包括半導體襯底，其包括第一表面以及與所述第一表面對立的第二表面；淺溝槽隔離STI，其包括至少部分位于所述半導體襯底內并且從所述第一表面朝向所述第二表面變窄的第一部分，以及位于所述半導體襯底內的第二部分，所述第二部分是與所述第一部分耦合并且從所述第一部分朝向所述第二表面延伸；以及受到所述STI包圍的孔洞，其中所述孔洞至少部分位于所述STI的所述第二部分中。

技術領域

本發明實施例涉及半導體結構及其制造方法。

背景技術

對于許多現代應用來說，使用半導體裝置的電子設備是重要的。隨著電子技術的進步，半導體裝置的尺寸越來越小，同時具備更好的功能性與更多量的集成電路。半導體裝置的制造典型涉及在半導體襯底上方設置許多元件。使用隔離結構，用以將元件彼此電隔離。而后通過在所述隔離結構上方形成傳導線而互連所述元件。

由于半導體裝置的微小化，半導體襯底上方的元件密度持續增加，同時元件之間的距離持續縮小。在如此小的半導體裝置內實施許多制造操作，隔離結構的形成變得具有挑戰性。制造半導體裝置的復雜度增加可造成缺陷，例如電性隔離不良、產生破裂或是半導體裝置的高產量損失。由于涉及更多具有不同材料的不同元件，對于修飾半導體裝置的結構與改良制造操作有許多挑戰。

發明內容

本發明的一些實施例為提供一種半導體結構，其包含半導體襯底，其包括第一表面以及與所述第一表面對立的第二表面；淺溝槽隔離(STI)，其包括第一部分，所述第一部分至少部分位于所述半導體襯底內并且從所述第一表面朝向所述第二表面變窄，以及位于所述半導體襯底內的第二部分，所述第二部分與所述第一部分耦合并且從所述第一部分朝向所述第二表面延伸；以及孔洞，其受到所述STI包圍，其中所述孔洞至少部分位于所述STI的所述第二部分內。

本發明的一些實施例為提供一種半導體結構，其包含硅襯底，其包括第一表面以及與所述第一表面對立的第二表面；氧化物物件，其至少部分位于所述襯底內，并且包括從所述第一表面朝向所述第二表面延伸的第一部分，以及位于所述襯底內的第二部分，所述第二部分與所述第一部分耦合并且從所述第一部分朝向所述第二表面延伸，其中所述第二部分包括中空空間。

本發明的一些實施例為提供一種制造半導體結構的方法，其包含接收襯底；移除所述襯底的第一部分，以形成第一凹部；在所述襯底上方并且沿著所述第一凹部的側壁與所述第一凹部的底部表面，放置掩模層；移除位于所述第一凹部的所述底部表面上方的所述掩模層的部分；移除從所述掩模層暴露的所述襯底的第二部分，以形成第二凹部；移除所述掩模層；以氧化物材料，填充所述第一凹部與所述第二凹部；以及形成孔洞，其至少部分位于所述第二凹部內。

附圖說明

為協助讀者達到最佳理解效果，建議在閱讀本發明時同時參考隨附圖式及其詳細文字敘述說明。請注意，為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪制。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。

圖1為根據本發明的一些實施例說明半導體結構的剖面示意圖。

圖1A為根據本發明的一些實施例說明半導體結構的剖面示意圖。

圖2為根據本發明的一些實施例說明半導體結構的剖面示意圖。

圖2A為根據本發明的一些實施例說明半導體結構的剖面示意圖。

圖3為根據本發明的一些實施例說明具有一或多個介電層的半導體結構的剖面示意圖。

圖4為根據本發明的一些實施例說明具有一或多個介電層的半導體結構的剖面示意圖。

圖5為根據本發明的一些實施例說明具有介電襯墊的半導體結構的剖面示意圖。

圖6為根據本發明的一些實施例說明具有介電襯墊的半導體結構的剖面示意圖。