[發明專利]可變電阻記憶體電路以及可變電阻記憶體電路的寫入方法

有效

• 申請號: 201611026402.4
• 申請日: 2016-11-22
• 公開（公告）號: CN108022617B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 郭家辰;許世玄
• 申請（專利權）人: 財團法人工業技術研究院
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種可變電阻記憶體電路，其特征在于，包括：

一可變電阻記憶體晶胞，該可變電阻記憶體晶胞包括一可變電阻元件與一第一晶體管，其中該第一晶體管的第一端連接該可變電阻元件的第一端；

一電壓信號產生電路，耦接該第一晶體管的控制端；

一切換電路，耦接該第一晶體管的第二端與該可變電阻元件的第二端；

一偵測電路，耦接一電壓源，其中該偵測電路的第一端與第二端耦接該切換電路；以及

一控制器，耦接該電壓信號產生電路、該切換電路以及該偵測電路；

其中，當該控制器對該可變電阻記憶體晶胞執行一第一寫入動作時，該控制器透過該切換電路將該可變電阻元件的第二端與該偵測電路的第一端耦接，并且透過該切換電路將該第一晶體管的第二端與該偵測電路的第二端耦接；

其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第一電流；

其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，該控制器啟動該電壓信號產生電路，使該電壓信號產生電路提供一電壓信號至該第一晶體管的控制端；

其中，當該控制器對該可變電阻記憶體晶胞執行該第一寫入動作時，若該偵測電路判斷該第一電流小于一第一預定電流，則該偵測電路發送一偵測信號至該控制器以致使該控制器停止執行該第一寫入動作；

其中，該電壓信號產生電路包括一第二晶體管、一第三晶體管、一第四晶體管、一第五晶體管、一第六晶體管、一第七晶體管、一第八晶體管、一NAND邏輯門、一運算放大器、一NOT邏輯門以及一電容，

該第二晶體管的控制端接收一控制信號，該第二晶體管的第二端耦接一供應電壓，

該第三晶體管的第一端耦接該第二晶體管的第一端，

該第四晶體管的第一端耦接該第二晶體管的該第一端，該第四晶體管的第二端耦接該供應電壓，

該第五晶體管的控制端耦接該第四晶體管的控制端，該第五晶體管的第一端耦接該第四晶體管的第一端，該第五晶體管的第二端耦接該第三晶體管的第二端，

該第六晶體管的控制端耦接該第四晶體管的控制端，該第六晶體管的該第一端提供該電壓信號至該第一晶體管的控制端，該第六晶體管的第二端耦接一第一電壓，

該第七晶體管的控制端耦接該第六晶體管的控制端，該第七晶體管的該第一端耦接該第六晶體管的第一端，該第七晶體管的控制端耦接該供應電壓，

該第八晶體管的控制端接收該控制信號，該第八晶體管的第一端耦接該第三晶體管的第二端，該第八晶體管的第二端耦接接地，

該NAND邏輯門的第一輸入端耦接該第二晶體管的該第一端，該NAND邏輯門的第二輸入端接收該控制信號，該NAND邏輯門的輸出端耦接該第四晶體管的控制端，

該運算放大器的第一輸入端接收一第二電壓，該運算放大器的第二輸入端耦接該第六晶體管的第一端，

該NOT邏輯門的輸入端耦接該運算放大器的輸出端，該NOT邏輯門的輸出端耦接該第三晶體管的控制端，

該電容的第一端耦接該第六晶體管的第一端，該電容的第二端耦接接地。

2.根據權利要求1所述的可變電阻記憶體電路，其特征在于，當該控制器對該可變電阻記憶體晶胞執行一第二寫入動作時，該控制器透過該切換電路將該可變電阻元件的第二端與該偵測電路的第二端耦接，并且透過該切換電路將該第一晶體管的第二端與該偵測電路的第一端耦接；

其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，該控制器啟動該偵測電路，使該偵測電路連續地偵測流經該可變電阻元件的一第二電流；

其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，該控制器啟動該電壓信號產生電路，使該電壓信號產生電路提供一第二電壓信號至該第一晶體管的控制端；

其中，當該控制器對該可變電阻記憶體晶胞執行該第二寫入動作時，若該偵測電路判斷該第二電流大于一第二預定電流，則該偵測電路發送一第二偵測信號至該控制器以致使該控制器停止執行該第二寫入動作。

3.根據權利要求1所述的可變電阻記憶體電路，其特征在于，該控制器在啟動該電壓信號產生電路后，延遲一預定時間才接收該偵測信號。

4.根據權利要求2所述的可變電阻記憶體電路，其特征在于，該電壓信號以及該第二電壓信號的電壓值隨時間上升。