[發明專利]一種使用檢錯碼和糾錯碼相結合的固態盤糾錯方法在審
| 申請號: | 201611025081.6 | 申請日: | 2016-11-18 |
| 公開(公告)號: | CN106601305A | 公開(公告)日: | 2017-04-26 |
| 發明(設計)人: | 馮丹;戚世貴;李楚;戚素娟;楊建偉 | 申請(專利權)人: | 華中科技大學 |
| 主分類號: | G11C29/42 | 分類號: | G11C29/42;H03M13/11 |
| 代理公司: | 華中科技大學專利中心42201 | 代理人: | 李歡 |
| 地址: | 430074 湖北*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 使用 檢錯 糾錯碼 相結合 固態 糾錯 方法 | ||
技術領域
本發明屬于固態盤糾錯技術領域,具體地,涉及一種使用檢錯碼和糾錯碼相結合的固態盤糾錯方法。
背景技術
固態盤已經應用到人們生活中各個領域,保證固態盤存儲數據的安全至關重要,其中糾錯碼是目前固態盤最常用的數據安全的技術之一。隨著固態盤制造工藝進步,閃存單元尺寸越來越小,相應的噪聲也隨之增加。固態盤內部噪聲是由多種因素決定的,比如擦寫次數、數據保存時間等,擦寫操作可以破壞閃存單元周圍的氧化層,并會引起相鄰閃存單元產生電荷耦合效應,引起閃存單元內部電荷量發生變化,從而引起閃存單元閾值電壓值改變,從而引起數據出錯。擦寫次數越大,引起的噪聲干擾幅度越大,固態盤內部數據出錯率越高。在固態盤的早期使用階段,擦寫次數很少,數據保存時間也很短,內部數據出錯率很低,大部分閃存頁是無錯的。在固態盤的中后期階段,因擦寫次數的增加和數據保存時間的延長,內部數據的出錯率逐步提高。
低密度奇偶校驗碼(Low-Density Parity-Check code,LDPC)因其優異的糾錯能力被應用到各個領域。LDPC主要由編碼器和譯碼器構成。原始數據需要經過LDPC編碼器生成校驗位,原始數據和LDPC校驗位共同構成碼字。讀取固態盤數據時,碼字需要LDPC譯碼器譯碼。如果原始數據出錯,經過LDPC譯碼過程可以被改正。如果原始數據無錯,正常情況下也必須經過LDPC譯碼過程,這樣就會增加不必要的譯碼時間,影響固態盤數據的讀性能。
專利文獻CN 104464822A公開了一種基于閃存錯誤區間的LDPC糾錯編碼方法,其根據固態硬盤信道當前的差錯率,計算出準確的錯誤區間,利用錯誤區間定位可能的錯位位置,根據Bit-Flipping方法譯碼準則翻轉已定位為錯誤位置中的位。該方法消除了Bit-Flipping方法硬譯碼過程中錯誤碼字的傳播,提高了糾錯能力和算法執行效率。但是該方法存在以下不足和缺陷:
(1)該方法沒有考慮無錯頁的處理,無錯頁不需要譯碼,可以直接讀取;
(2)該方法需要判斷數據的錯誤區間,而對于固態盤早期使用階段,錯誤率非常低甚至接近零,會增加判斷處理的時間開銷。
如果原始數據出錯,經過LDPC譯碼過程可以被改正。如果原始數據無錯,正常情況下也必須經過LDPC譯碼過程,這樣就會增加不必要的譯碼時間,影響固態盤數據的讀性能。如果提前使用檢錯碼CRC檢測出閃存頁的錯誤狀態,對于無錯頁則無需經歷LDPC譯碼過程。對于有錯頁,則要經過LDPC譯碼過程進行糾錯。
發明內容
針對現有技術的以上缺陷或改進需求,本發明提供一種使用檢錯碼和糾錯碼相結合的固態盤糾錯方法,其目的在于根據固態盤在早期階段數據出錯率極低的特點,采用檢錯碼和糾錯碼相結合的方式,達到提高固態盤讀性能的目的,減少在固態盤早期階段無錯頁不必要的LDPC譯碼過程,減少了固態盤早期階段大量無錯頁的LDPC譯碼過程,同時減少了LDPC碼的糾錯能耗,并提高了固態盤的讀性能。
為了實現上述目的,本發明提供一種使用檢錯碼和糾錯碼相結合的固態盤糾錯方法,其特征在于:該方法包括如下步驟:
(1)固態盤寫入數據前,對閃存頁的原始數據進行編碼,并保存到所述固態盤的存儲單元中;
(2)使用檢錯碼譯碼操作檢查所述存儲單元中閃存頁的錯誤狀態,對不存在錯誤的閃存頁直接讀取,對存在錯誤的所述閃存頁則使用低密度奇偶校驗碼譯碼操作進行糾錯。
進一步地,所述檢錯碼譯碼操作過程包括對所述存儲單元的每一閃存頁進行硬判決電壓感知,獲取存儲數據的二進制信息,并對所述閃存頁進行檢錯碼譯碼操作。
進一步地,所述低密度奇偶校驗碼譯碼操作過程包括:對所述存儲單元進行軟判決電壓感知,獲取對數釋然比信息,并對閃存頁進行低密度奇偶校驗碼譯碼操作。
優選地,還包括在執行步驟(2)前判斷所述存儲單元是否寫滿的步驟,并對未寫滿的存儲單元立即執行步驟(2)。
進一步地,對于寫滿的存儲單元,還包括判斷所述固態盤內部并行屬性是否可用的步驟,并對于并行屬性不可用的固態盤提前執行步驟(2),對于并行屬性可用的固態盤提前并行執行步驟(2)。
優選地,還包括在判斷所述存儲單元是否寫滿前判斷所述固態盤是否空閑的步驟,并在非空閑時立即執行步驟(2)。
優選地,還包括在判斷所述固態盤內部并行屬性是否可用前判斷所述固態盤是否已被檢測的步驟,并在判斷已被檢測時立即執行步驟(2),未被檢測時執行所述判斷固態盤內部并行屬性是否可用的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華中科技大學,未經華中科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611025081.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:NOR存儲芯片校驗過程中的防漏電方法
- 下一篇:一種提升閃存芯片性能的方法





