[發明專利]半導體裝置的制造方法在審
| 申請號: | 201611024497.6 | 申請日: | 2016-11-21 |
| 公開(公告)號: | CN106992119A | 公開(公告)日: | 2017-07-28 |
| 發明(設計)人: | 陳勁達;吳漢威;謝銘峯 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L29/423 |
| 代理公司: | 隆天知識產權代理有限公司72003 | 代理人: | 馮志云,王芝艷 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 制造 方法 | ||
1.一種半導體裝置的制造方法,包括︰
形成延伸穿過位于一基底上的一介電層的一第一溝槽、一第二溝槽及一第三溝槽,其中該第二溝槽位于該第一溝槽與該第三溝槽之間,其中該第一溝槽及該第二溝槽具有一第一寬度,該第三溝槽具有大于該第一寬度的一第二寬度;
形成一材料層于該第一溝槽、該第二溝槽及該第三溝槽內;
形成一犧牲層,以完全填滿剩下的該第一溝槽及該第二溝槽,其中該第一溝槽內的該犧牲層的厚度相同于該第二溝槽內的該犧牲層的厚度;
回蝕位于該第一溝槽及該第二溝槽內的該犧牲層,其中該第一溝槽內該犧牲層的余留厚度相同于該第二溝槽內的該犧牲層的余留厚度;
回蝕位于該第一溝槽及該第二溝槽內的該材料層,其中在回蝕該材料層之后,該第一溝槽內該余留的材料層的上表面與該余留的犧牲層的上表面為共平面,而該第二溝槽內該余留的材料層的上表面與該余留的犧牲層的上表面為共平面;以及
去除位于該第一溝槽及該第二溝槽內該余留的犧牲層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611024497.6/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





