[發明專利]一種場效應晶體管及其制作方法

有效

• 申請號: 201611022835.2
• 申請日: 2016-11-21
• 公開（公告）號: CN106784001B
• 公開（公告）日: 2020-02-21
• 發明（設計）人: 馬小龍;張日清;斯蒂芬.巴德爾
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

本發明的實施例提供一種場效應晶體管及其制作方法，涉及半導體技術領域，可減小場效應晶體管的寄生參數，從而提高場效應晶體管的可靠性。該方法包括：在半導體襯底上形成具有超晶格特征的支撐結構，該支撐結構包括交替設置的第一半導體材料層和第二半導體材料層，支撐結構的兩側設置有隔離層；沿著隔離層與支撐結構的交界形成覆蓋支撐結構的假柵結構，假柵結構在柵長方向的長度小于第一半導體材料層在柵長方向的長度；沿柵長方向，去除第一半導體材料層中除犧牲層以外的區域，形成絕緣凹槽，絕緣凹槽中所填充的介質的介電常數小于第一半導體材料層的介電常數；沿柵長方向，在預設的源漏區域形成源極和漏極，源極和漏極通過絕緣凹槽與犧牲層隔離。

技術領域

本發明實施例涉及半導體技術領域，尤其涉及一種場效應晶體管及其制作方法。

背景技術

目前，在制作場效應晶體管(Field-Effect Transistor，FET)時，以MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物半導體場效應晶體管)為例，如圖1所示，溝道100內一般依次堆疊有第一半導體材料層11和第二半導體材料層12，以及位于第二半導體材料層12上的假柵結構13，在溝道100兩側的源漏區域通過摻雜工藝形成源極14和漏極15之后，可通過刻蝕工藝去除第二半導體材料層12以及假柵結構13，進而，如圖2所示，可通過RMG(Replacement Metal Gate，替代柵)工藝，在第一半導體材料層11和假柵結構13的位置填充柵極材料，例如，高介電常數(High-K)材料，形成真正的柵極21。

在上述制作方法中，通過摻雜工藝形成源極14和漏極15時，如圖1所示，源極14(或漏極15)與溝道100內的第一半導體材料層11和第二半導體材料層12直接接觸，使得一部分雜質原子擴散至第二半導體材料層12和第一半導體材料層11中形成擴展(Extension)區域22，導致后續形成的MOSFET的寄生電容等寄生參數增大，MOSFET的GIDL(gated-inducedrain leakage，柵誘導漏極泄漏電流)也會增加，嚴重影響了MOSFET的性能和可靠性。

發明內容

本發明的實施例提供一種場效應晶體管及其制作方法，可減小場效應晶體管的寄生參數，從而提高場效應晶體管的性能和可靠性。

為達到上述目的，本發明的實施例采用如下技術方案：

第一方面，本發明的實施例提供一種場效應晶體管的制作方法，包括：在半導體襯底上形成具有超晶格特征的鰭狀的支撐結構，該支撐結構包括交替設置的第一半導體材料層和第二半導體材料層，該支撐結構的兩側設置有隔離層；沿著隔離層與支撐結構的交界形成覆蓋該支撐結構的假柵結構，該假柵結構在柵長方向(柵長方向用于指示所述場效應晶體管中載流子的輸運方向)的長度小于該第一半導體材料層在該柵長方向的長度；沿柵長方向，去除第一半導體材料層中除犧牲層以外的區域，形成絕緣凹槽，該犧牲層為：第一半導體材料層中該假柵結構沿目標方向(即垂直于該半導體襯底底面的方向)的投影區域，該絕緣凹槽中填充的介質的介電常數小于該第一半導體材料層的介電常數；沿該柵長方向，在預設的源漏區域形成源極和漏極，該源極和漏極通過該絕緣凹槽與該犧牲層隔離。這樣，后續去除該犧牲層后，在犧牲層的位置填充的柵極材料(即介電常數較大的材料)也能夠通過絕緣凹槽與源極和漏極隔離，從而減小因源極和漏極直接與柵極材料接觸形成的寄生電容等寄生參數，提高場效應晶體管的性能和可靠性。

在一種可能的設計方式中，沿該柵長方向，沿柵長方向，去除第一半導體材料層中除犧牲層以外的區域，形成絕緣凹槽，包括：沿柵長方向，對第一半導體材料層進行選擇性氧化工藝，使得第一半導體材料層中除犧牲層以外的區域被氧化，形成絕緣凹槽，此時，絕緣凹槽中填充的介質為第一半導體材料層的氧化物，其介電常數一般比較低，因此，該絕緣凹槽可以隔離后續形成的源極(或漏極)與填充犧牲層的High-K(高介電常數)介質材料，避免源極(或漏極)直接與High-K介質材料接觸后產生寄生電容。