[發明專利]一種串聯電路及計算設備

有效

• 申請號: 201611016699.6
• 申請日: 2016-11-18
• 公開（公告）號: CN106774758B
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 張楠賡;陳敏
• 申請（專利權）人: 杭州嘉楠耘智信息科技有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26;G06F15/17
• 代理公司: 北京尚倫律師事務所 11477
• 代理人: 張俊國

本發明公開了一種串聯電路及計算設備，用以簡化部署過程，降低成本。所述電路包括：電源端，位于所述電路一端，用于為與其連接的芯片提供電壓；地端，位于所述電路的另一端；第一預設數目個通過連接線串聯的所述芯片；其中，所述第一預設數目個芯片中相鄰芯片之間連接有通信線；所述通信線還與所述連接線上與所述相鄰芯片適配的目標連接點相連接，其中，所述目標連接點處的電壓大于或等于所述相鄰芯片通信所需的最小電壓。采用本發明提供的電路，能夠為相鄰芯片提供通信所需的電壓，且保證了芯片間的電壓相同，因而，不需要為每一個芯片都提供輔助電源，也無需大量的信號電平轉換裝置或穩壓器，降低了成本。

技術領域

本發明涉及計算機技術領域，特別涉及一種串聯電路及計算設備。

背景技術

隨著人工智能、機器學習以及大數據技術領域的發展，對于設備性能要求越來越高，傳統的CPU(Central Processing Unit，中央處理器)和GPU(Graphics ProcessingUnit，圖形處理器)已經無法滿足計算性能的要求，而FPGA(Field －Programmable GateArray，現場可編程門陣列)以其高性能、低功耗、小型化的特性正獲得越來越多的重視。

但是，這類芯片這類設備通常部署多顆計算芯片采用并行計算的方式以提高計算性能。隨著能耗密度提升，芯片工作電流提升同時，工作電壓下降，因此需要采用復雜的變壓設計以使其能夠在正電壓下工作，部署過程復雜，成本較高。

因而，如何通過改善芯片間的電路結構，來簡化部署過程，降低成本，是一亟待解決的技術問題。

發明內容

本發明提供一種串聯電路及一種計算設備，用以簡化部署過程，降低成本。

本發明提供一種串聯電路，所述電路包括：

電源端，位于所述電路一端，用于為與其連接的芯片提供電壓；

地端，位于所述電路的另一端；

第一預設數目個通過連接線串聯的所述芯片；

其中，所述第一預設數目個芯片中相鄰芯片之間連接有通信線；

所述通信線還與所述連接線上與所述相鄰芯片適配的目標連接點相連接，其中，所述目標連接點處的電壓大于或等于所述相鄰芯片通信所需的最小電壓。

本發明的有益效果在于：通信線與連接線上能夠為相鄰芯片提供通信電壓的連接點相連，從而能夠為相鄰芯片提供通信所需的電壓，且由于該電壓直接和連接相鄰芯片的通信線連接，因而，保證了芯片間的電壓相同；不需要為每一個芯片都提供輔助電源，也無需大量的信號電平轉換裝置或穩壓器，降低了成本。

在一個實施例中，

所述芯片包括：

信號輸入端，用于接收上一相鄰芯片發送的信號；

信號輸出端，用于向下一相鄰芯片發送信號。

本實施例的有益效果在于：芯片既包括信號輸入端，又包括信號輸出端，因而，同一個芯片既能夠接收信號，也可以發送信號，進而使串聯電路中的芯片都能進行雙向通信。

在一個實施例中，

所述信號輸出端中包括開漏電路；

所述信號輸入端外接下拉電阻。

本實施例的有益效果在于：由于信號輸入端外接下拉電阻，輸出電壓由信號輸入端的下拉電阻決定，故可以靈活適應不同的電壓范圍。

在一個實施例中，

所述芯片的信號輸入端包括輸入緩沖區，用于接收上一相鄰芯片發送的信號；