[發明專利]一種高電平選擇電路和電子系統在審
| 申請號: | 201611009605.2 | 申請日: | 2016-11-16 |
| 公開(公告)號: | CN106656164A | 公開(公告)日: | 2017-05-10 |
| 發明(設計)人: | 郝允群;李俊杰;賈六偉;程劍濤 | 申請(專利權)人: | 上海艾為電子技術股份有限公司 |
| 主分類號: | H03K19/0944 | 分類號: | H03K19/0944 |
| 代理公司: | 北京集佳知識產權代理有限公司11227 | 代理人: | 張振軍,吳敏 |
| 地址: | 200233 上海市徐匯*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 電平 選擇 電路 電子 系統 | ||
技術領域
本發明涉及電子電路設計領域,特別涉及一種高電平選擇電路和電子系統。
背景技術
在電子電路設計中,MOS管是最常見的電子器件之一。其中,在電子系統中,例如芯片中,PMOS的襯底需要耦接至芯片的最高電位。所述最高電位可以通過在芯片中選取兩個相對較高的電壓,采用高電平選擇電路在二者中選擇出較高的電壓作為所述最高電位。
圖1是現有技術中的一種高電平選擇電路的電路圖。如圖1所示,高電平選擇電路100在第一電壓V1和第二電壓V2中選擇出較高的一個作為高電位電壓VH并傳輸至芯片內部的所有PMOS管的襯底。其中,所述第一電壓V1和第二電壓V2例如可以為芯片中的兩個引腳輸出的電壓,也可以為芯片內部某兩個節點的電壓,也可以其中一個為芯片某引腳輸出的電壓,其中另一個為芯片內部某節點的電壓。高電平選擇電路100可以包括:比較器U1、PMOS管P1和P2以及反相器I1、I2和I3。當所述第一電壓V1大于等于第二電壓V2時,比較器U1可以輸出邏輯高電平,反相器I2輸出邏輯高電平,則PMOS管P1關斷,由于反相器I3的作用,PMOS管P2導通,將所述第一電壓V1傳輸至高電平選擇電路100的輸出端,也即所述高電平電壓VH等于所述第一電壓V1;反之,當所述第一電壓V1小于第二電壓V2時,所述高電平電壓VH等于所述第二電壓V2,此處不再贅述。
一般而言,芯片具有休眠模式,在休眠模式下,一般僅有例如復位電路處于工作狀態,此時,芯片可以提供的靜態電流不過幾十nA。而比較器U1需要約幾十nA的靜態電流,為芯片帶來了不能承受的靜態功耗。
因此,現有技術的高電平選擇器100靜態功耗較大,超出了芯片本身可承受的范圍。
發明內容
本發明解決的技術問題是如何實現降低高電平選擇電路的靜態功耗。
為解決上述技術問題,本發明實施例提供一種高電平選擇電路,包括:第一開關單元,其輸入端接收第一電壓,其控制端接收第二電壓;第二開關單元,其輸入端接收所述第二電壓,其輸出端耦接所述第一開關單元的輸出端,其控制端接收所述第一電壓;其中,當所述第一電壓大于等于所述第二電壓時,所述第一開關單元和第二開關單元的輸出端上的高電平電壓等于所述第一電壓,所述第一電壓小于所述第二電壓時,所述高電平電壓等于所述第二電壓。
可選地,所述第一開關單元包括:第一PMOS管,其漏極耦接所述第一開關單元的輸入端,其源極和襯底耦接所述第一開關單元的輸出端,其柵極耦接所述第一開關單元的控制端。
可選地,所述第二開關單元包括:第二PMOS管,其漏極耦接所述第二開關單元的輸入端,其源極和襯底耦接所述第二開關單元的輸出端,其柵極耦接所述第二開關單元的控制端。
可選地,所述高電平選擇電路還包括:快速充電單元,當所述第一電壓和第二電壓的壓差在第一閾值范圍內,且所述高電平電壓被下拉下降時,所述第一電壓經由所述快速充電單元對所述第一開關單元和第二開關單元的輸出端充電,使得所述高電平電壓等于所述第一電壓,或者,所述第二電壓經由所述快速充電單元對所述第一開關單元和第二開關單元的輸出端充電,使得所述高電平電壓等于所述第二電壓。
可選地,所述快速充電單元包括:第一二極管,其正極接收所述第一電壓,其負極連接所述第一開關單元和第二開關單元的輸出端;第二二極管,其正極接收所述第二電壓,其負極連接所述第一開關單元和第二開關單元的輸出端。
可選地,所述第一二極管為第三PMOS管,所述第三PMOS管的漏極作為所述第一二極管的正極,所述第三PMOS管的柵極、源極和襯底互相耦接并作為所述第一二極管的負極;所述第二二極管為第四PMOS管,所述第四PMOS管的漏極作為所述第二二極管的正極,所述第四PMOS管的柵極、源極和襯底互相耦接并作為所述第二二極管的負極。
可選地,所述第一二極管為第一NMOS管,所述第一NMOS管的漏極和柵極互相耦接并作為所述第一二極管的正極,所述第一NMOS管的源極作為所述第一二極管的負極,所述第一NMOS管的襯底接地;所述第二二極管為第二NMOS管,所述第二NMOS管的漏極和柵極互相耦接并作為所述第二二極管的正極,所述第二NMOS管的源極作為所述第二二極管的負極,所述第二NMOS管的襯底接地。
可選地,所述高電平電壓適于傳輸至至少一個PMOS管的襯底。
為解決上述技術問題,本發明實施例還提供一種電子系統,包括以上所述的高電平選擇電路。
與現有技術相比,本發明實施例的技術方案具有以下有益效果:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海艾為電子技術股份有限公司,未經上海艾為電子技術股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611009605.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種反饋型D鎖存器
- 下一篇:一種基于標準單元的同步計數器電路及其實現方法





