[發明專利]基于NIOS嵌入式處理器控制HPI接口的控制系統

有效

• 申請號: 201611008253.9
• 申請日: 2016-11-16
• 公開（公告）號: CN106597920B
• 公開（公告）日: 2019-07-26
• 發明（設計）人: 劉錦輝;溫正陽;黃釗;蔡偉文;蘇文;牛振紅
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京科億知識產權代理事務所(普通合伙) 11350
• 代理人: 湯東鳳

本發明公開了一種基于NIOS嵌入式處理器控制HPI接口的控制系統，設置有：NIOS嵌入式處理器，HPI控制邏輯模塊，應用根據提供的HPI的時序要求，使用狀態機實現流程的控制；HPI接口，是連接到主機并與主機進行通信的并行接口；用于實現對DSP芯片與其他總線或者CPU進行通信和數據交換；主機或其他主控芯片通過HPI接口實現與DSP芯片的片內存儲器進行數據或者信息的交換。本發明實現對HPI簡便的控制；可以實現靈活的HPI控制，通過簡單的控制函數即可實現對HPI方便的控制，并提供較大數據的緩存作用；可以大大簡化了對HPI接口設備的控制，加快產品開發周期，簡化設計流程。

技術領域

本發明屬于嵌入式接口控制技術領域，尤其涉及一種基于NIOS嵌入式處理器控制HPI接口的控制系統。

背景技術

HPI是HOST PORT INTERFACE的簡稱。HPI是一個與主機通信的并行接口，主要用于DSP與其他總線或CPU進行通信。NiosⅡ嵌入式處理器是ALTERA公司推出的采用哈佛結構、具有32位指令集的第二代片上可編程的軟核處理器，其最大優勢和特點是模塊化的硬件結構，以及由此帶來的靈活性和可裁減性?，F在實現控制HPI的方法，在FPGA中主要通過VHDL或Verilog等硬件描述語言實現對含有HPI接口的設備進行控制；靈活性差，模塊抽象層次低，開發難度大。還有一種就是通過單片機或者ARM等處理器實現對HPI接口的控制，硬件成本大，開發流程復雜。

綜上所述，現在實現控制HPI的方法存在靈活性差，模塊抽象層次低，開發難度大，硬件成本大，開發流程復雜。

發明內容

本發明的目的在于提供一種基于NIOS嵌入式處理器控制HPI接口的控制系統，旨在解決現在實現控制HPI的方法存在靈活性差，模塊抽象層次低，開發難度大，硬件成本大，開發流程復雜的問題。

本發明是這樣實現的，一種基于NIOS嵌入式處理器控制HPI接口的控制系統，所述基于NIOS嵌入式處理器控制HPI接口的控制系統設置有：

NIOS嵌入式處理器，包括讀FIFO和寫FIFO信號，NIOS嵌入式處理器給HPI控制邏輯模塊的控制信號，以及HPI控制邏輯模塊給NIOS嵌入式處理器的反饋信號；

HPI控制邏輯模塊，根據提供的HPI的時序要求，使用狀態機實現流程的控制；

HPI接口，連接到主機并與主機進行通信的并行接口；用于實現對DSP芯片與其他總線或者CPU進行通信和數據交換；主機或其他主控芯片通過HPI接口實現與DSP芯片的片內存儲器進行數據或者信息的交換。

進一步，所述讀FIFO和寫FIFO的控制信號有：

TFIFO_FULL：寫FIFO的滿信號；

TFIFO_WR_CLK：寫FIFO的寫時鐘；

TFIFO_WR_EN：寫FIFO使能信號；

TFIFO_WR_DATA[15:0]：給寫FIFO的中送入數據；

RFIFO_RD_CLK：讀FIFO的時鐘；

RFIFO_RD_EN：讀FIFO的使能信號；

RFIFO_EMPTY：讀FIFO的空信號，即將讀FIFO讀空是有效；

RFIFO_RD_DATA[15:0]：從讀FIFO中讀取的數據；

RFIFO_WRUSEDW[15:0]：讀FIFO中所存數據的個數；

其中NIOS給HPI控制邏輯模塊的控制信號有：

HPI_EN：HPI的使能信號；高電平有效；