[發明專利]包含由多處理器共享的存儲器的多處理器系統及其方法

有效

• 申請號: 201611005736.3
• 申請日: 2016-11-14
• 公開（公告）號: CN107015940B
• 公開（公告）日: 2021-12-21
• 發明（設計）人: 尹知鏞
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F21/60
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

1.一種多處理器系統，包括：

第一處理器；

第二處理器；

公共存儲器，被配置為存儲由所述第一處理器生成的數據和由所述第二處理器生成的數據；以及

存儲器接口電路，被布置在所述第一和第二處理器與所述公共存儲器之間，并被配置為在所述公共存儲器與所述第一處理器和所述第二處理器之間進行對接，

所述第一處理器被配置為通過解調并解碼通過無線通信接收的信號來生成解碼數據，并經由所述存儲器接口電路將解碼數據存儲在所述公共存儲器中，

所述存儲器接口電路被配置為以所述解碼數據既不通過第一處理器的總線也不通過第二處理器的總線的方式來讀取并解密存儲在所述公共存儲器中的解碼數據，并以所述解密數據既不通過第一處理器的總線也不通過第二處理器的總線的方式來將解密數據存儲在所述公共存儲器中。

2.如權利要求1所述的多處理器系統，其中，

所述公共存儲器包含第一處理器分配區域和第二處理器分配區域，并且

所述存儲器接口電路被配置為將所述解碼數據存儲在所述第一處理器分配區域中，并將所述解密數據存儲在所述第二處理器分配區域中。

3.如權利要求2所述的多處理器系統，其中，所述存儲器接口電路包括：

存儲器控制器，被配置為根據來自所述第一處理器的第一直接存儲器訪問(DMA)單元的第一存儲器訪問請求、以及來自所述第二處理器的第二DMA單元的第二存儲器訪問請求，訪問所述公共存儲器；以及

本地總線，被配置為，

接收第一存儲器訪問請求和第二存儲器訪問請求，并且

將所述第一存儲器訪問請求和所述第二存儲器訪問請求傳輸至所述存儲器控制器。

4.如權利要求3所述的多處理器系統，其中，所述存儲器控制器包括：

本地DMA單元；以及

加密和解密模塊，被配置為請求所述本地DMA單元讀取存儲在所述第一處理器分配區域中的所述解碼數據，并對經由所述本地DMA單元讀取的所述解碼數據進行解密，

所述本地DMA單元被配置為，

讀取存儲在所述第一處理器分配區域中的所述解碼數據，并且

根據來自所述加密和解密模塊的請求，將所述解碼數據提供給所述加密和解密模塊。

5.如權利要求4所述的多處理器系統，其中，

所述第一處理器被配置為生成第一地址描述符，并將所述第一地址描述符存儲在所述第一處理器分配區域中，

所述本地DMA單元被配置為通過參考存儲在所述第一處理器分配區域中的第一地址描述符，讀取所述解碼數據，并且

所述第一地址描述符包含所述解碼數據的地址信息。

6.如權利要求4所述的多處理器系統，其中，

所述第二處理器被配置為生成第二地址描述符，并將所述第二地址描述符存儲在所述第二處理器分配區域中，

所述本地DMA單元被配置為根據來自所述加密和解密模塊的請求、通過參考存儲在所述第二處理器分配區域中的所述第二地址描述符將所述解密數據存儲在所述第二處理器分配區域中，并且

所述第二地址描述符包含所述解密數據的地址信息。

7.如權利要求6所述的多處理器系統，其中，

所述本地DMA單元被配置為在將所述解密數據存儲在所述第二處理器分配區域中之后，向郵箱通知所述解密數據的存儲的結束，并且

所述郵箱被配置為向所述第二處理器提供中斷信號。

8.如權利要求7所述的多處理器系統，其中，

第二處理器被配置為響應于由所述郵箱提供的所述中斷信號發出第二存儲器訪問請求，所述第二存儲器訪問請求用于請求所述存儲器接口電路提供所述解密數據，

所述存儲器接口電路被配置為通過參考所述第二地址描述符從所述第二處理器分配區域讀取所述解密數據，

所述存儲器接口電路被配置為根據所述第二存儲器訪問請求，將所述解密數據傳輸至所述第二處理器，并且

所述第二處理器被配置為從所述存儲器接口電路接收所述解密數據，并處理所述解密數據。