[發明專利]半導體裝置的形成方法

在審

• 申請號: 201610996689.7
• 申請日: 2016-10-26
• 公開（公告）號: CN107230635A
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 粘博欽;洪偉倫;陳盈淙
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 馮志云,王芝艷

技術領域

本公開實施例涉及半導體裝置與其形成方法。

背景技術

隨著半導體技術進展，對更高儲存容量、更快處理系統、更高效能、與更低成本的需求也隨之增加。為達上述需求，半導體產業持續縮小半導體裝置的尺寸。半導體裝置可為金屬氧化物半導體場效晶體管(MOSFET)如平面的MOSFET與FinFET。

尺寸縮小會增加半導體工藝的復雜度。

發明內容

本公開一實施例提供的半導體裝置的形成方法，包括：形成多個鰭狀物于基板上；沉積柵極層于鰭狀物上，且柵極層具有第一材料；沉積犧牲層于柵極層上，犧牲層具有第二材料，且第二材料不同于第一材料；以第一漿料或蝕刻品移除犧牲層的第一部分，且第一漿料與蝕刻品對第一材料與第二材料具有第一選擇性；以第二漿料或蝕刻品移除柵極層的第一部分與犧牲層的第二部分以形成平坦化的柵極層，第二漿料或蝕刻品對第一材料與第二材料具有第二選擇性，且第一選擇性大于第二選擇性。

附圖說明

圖1-圖5是一些實施例中，半導體裝置于工藝的多種階段的附圖。

圖6是半導體裝置的半成品的剖視圖。

圖7-圖13是一些實施例中，半導體裝置于工藝的多種階段的附圖。

圖14是一些實施例中，半導體裝置的制作方法的流程圖。

其中，附圖標記說明如下：

D₁、D₂、D₃、D₄、D₅ 深度

D、H₁、H₂、H₃、H₄、T₇₄₂、1154t 厚度

H₅、H₆、H₇、H₈ 高度

S₁、S₂ 形貌高度

W₁、W₂、W₃、W₄、W₅ 寬度

100 半導體裝置

102 基板

102t、212t、216t、220t、224t、226t、336t、538t、742t*、1258t 上表面

104a 墊層

104b 掩模層

106 光致抗蝕劑層

108.1、108.2、108.3、108.4、108.5 開口

210、214、218、222 鰭狀物區

210* FinFET

212、212*、216、216*、220、220*、224、224* 鰭狀物

226、228、230、232、234 溝槽

336 STI區

538、538* 多晶硅層

538** 平坦化的多晶硅層

538p 隆起區

538s、538s*、538s**、538s**、742s 表面形貌

538v 凹陷

640 所需的平坦化的多晶硅表面高度

742 犧牲蓋層

742* 平坦化的犧牲蓋層部分

844 復合表面

1046、1048、1050、1052 柵極結構

1154 間隔物

1156、1364 界面

1258 部分

1360 源極區

1362 漏極區

1400 方法

1410、1420、1430、1440、1450、1460 步驟

具體實施方式

下述內容提供的不同實施例或實例可實施本公開的不同結構。特定構件與排列的實施例是用以簡化本公開而非局限本公開。舉例來說，形成第一構件于第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本公開的多種例子中可重復標號，但這些重復僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號的單元之間具有相同的對應關系。