[發明專利]鰭式場效應晶體管及其形成方法

在審

• 申請號: 201610984617.0
• 申請日: 2016-11-09
• 公開（公告）號: CN108063093A
• 公開（公告）日: 2018-05-22
• 發明（設計）人: 肖芳元;王彥;韓秋華;蔣鑫;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種鰭式場效應晶體管及其形成方法，其中方法包括：提供半導體襯底，所述半導體襯底上具有鰭部；在所述半導體襯底和鰭部上形成犧牲層，所述犧牲層的頂部表面高于鰭部的頂部表面；在所述犧牲層和鰭部中形成凹槽，所述凹槽沿垂直于鰭部延伸方向且平行于半導體襯底表面的方向貫穿鰭部；在所述凹槽中形成隔離層，所述隔離層的頂部表面高于鰭部的頂部表面；形成所述隔離層后，去除所述犧牲層。所述方法使高于第一鰭部和第二鰭部頂部表面的隔離層將低于第一鰭部和第二鰭部頂部表面的隔離層全部覆蓋，使得隔離層的隔離性能增強，滿足工藝設計的要求。

技術領域

本發明涉及半導體制造領域，尤其涉及一種鰭式場效應晶體管及其形成方法。

背景技術

MOS晶體管是現代集成電路中最重要的元件之一。MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構，位于柵極結構一側半導體襯底內的源區和位于柵極結構另一側半導體襯底內的漏區。MOS晶體管的工作原理是：通過在柵極結構施加電壓，調節通過柵極結構底部溝道的電流來產生開關信號。

隨著半導體技術的發展，傳統的平面式的MOS晶體管對溝道電流的控制能力變弱，造成嚴重的漏電流。而鰭式場效應晶體管(Fin FET)是一種新興的多柵器件，一般包括凸出于半導體襯底表面的鰭部，覆蓋部分所述鰭部的頂部表面和側壁表面的柵極結構，位于柵極結構一側的鰭部內的源區和位于柵極結構另一側的鰭部內的漏區。

然而，現有技術形成的鰭式場效應晶體管的性能有待提高。

發明內容

本發明解決的問題是提供一種鰭式場效應晶體管及其形成方法，以提高隔離層的隔離性能。

為解決上述問題，本發明提供一種鰭式場效應晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底上具有鰭部；在所述半導體襯底和鰭部上形成犧牲層，所述犧牲層的頂部表面高于鰭部的頂部表面；在所述犧牲層和鰭部中形成凹槽，所述凹槽沿垂直于鰭部延伸方向且平行于半導體襯底表面的方向貫穿鰭部；在所述凹槽中形成隔離層，所述隔離層的頂部表面高于鰭部的頂部表面；形成所述隔離層后，去除所述犧牲層。

可選的，還包括：在形成所述凹槽之前，在所述犧牲層上形成掩膜層，所述掩膜層中具有開口；以所述掩膜層為掩膜，沿所述開口刻蝕所述犧牲層和鰭部，形成所述凹槽；形成所述凹槽后，去除所述掩膜層；去除所述掩膜層后，去除所述犧牲層。

可選的，在去除所述掩膜層之前，在所述凹槽中形成隔離層。

可選的，形成所述隔離層的方法包括：在所述開口和凹槽中、以及掩膜層上形成隔離膜；去除高于掩膜層頂部表面的隔離膜；去除高于掩膜層頂部表面的隔離膜后，回刻蝕所述隔離膜，形成所述隔離層。

可選的，所述隔離層的頂部表面高于鰭部的頂部表面且低于所述掩膜層的頂部表面。

可選的，以所述掩膜層為掩膜，沿所述開口刻蝕所述犧牲層和鰭部的方法包括：以所述掩膜層為掩膜，采用第一各向異性干刻工藝沿所述開口刻蝕所述犧牲層和鰭部，在所述犧牲層和鰭部中形成初始凹槽；進行所述第一各向異性干刻工藝后，以所述掩膜層為掩膜，采用第二各向異性干刻工藝刻蝕初始凹槽底部的鰭部，使所述初始凹槽形成所述凹槽，在沿所述鰭部的延伸方向上，鰭部中凹槽的頂部尺寸大于底部尺寸。

可選的，所述第一各向異性干刻工藝的參數包括：采用氣體包括CH4、CHF3、Ar和He，CH4的流量為50sccm～200sccm，CHF3的流量為50sccm～300sccm，Ar的流量為200sccm～500sccm，He的流量為200sccm～500sccm，源射頻功率為200瓦～1000瓦，偏置電壓為200伏～1000伏，腔室壓強為10mtorr～50mtorr。