[發明專利]互連結構及其形成方法

有效

• 申請號: 201610981568.5
• 申請日: 2016-11-08
• 公開（公告）號: CN108063116B
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種互連結構及其形成方法，其中形成方法包括：提供襯底；形成介質層；形成開口；形成阻擋疊層，所述阻擋疊層包括硅層；填充導電材料。本發明技術方案在開口底部和側壁形成阻擋疊層，所述阻擋疊層包括硅層。一方面，硅原子能夠與所述介質層材料的原子反應成鍵，從而提高所述阻擋疊層的致密度，有利于提高所述阻擋疊層的阻擋能力，有利于提高所形成互連結構的可靠性；另一方面，硅原子能夠與導電材料的原子反應成鍵，從而抑制導電材料原子的擴散，也有利于提高所述阻擋疊層的阻擋能力，也有利于提高所形成互連結構的可靠性。

技術領域

本發明涉及半導體制造領域，特別涉及一種互連結構及其形成方法。

背景技術

隨著集成電路制造技術的不斷發展，人們對集成電路的集成度和性能的要求變得越來越高。為了提高集成度，降低成本，元器件的關鍵尺寸不斷變小，集成電路內部的電路密度越來越大，這種發展使得晶圓表面無法提供足夠的面積來制作所需要的互連線。

為了滿足關鍵尺寸縮小過后的互連線所需，目前不同金屬層或者金屬層與襯底的導通是通過互連結構實現的。隨著技術節點的推進，互連結構的尺寸也變得越來越小。

隨著互連結構尺寸的縮小，現有技術所形成互連結構的可靠性有待提高。

發明內容

本發明解決的問題是提供一種互連結構及其形成方法，以改善互連結構的可靠性。

為解決上述問題，本發明提供一種互連結構的形成方法，包括：

提供襯底；在所述襯底上形成介質層；在所述介質層內形成開口；在所述開口底部和側壁上形成阻擋疊層，所述阻擋疊層包括硅層；向底部和側壁形成有阻擋疊層的開口內填充導電材料，以形成互連結構。

可選的，形成所述阻擋疊層的步驟中，所述硅層為非晶硅層。

可選的，形成所述阻擋疊層的步驟包括：采用原子層沉積工藝形成所述阻擋疊層。

可選的，在所述開口底部和側壁形成阻擋疊層的步驟包括：在所述開口底部和側壁上形成第一非晶硅層；在所述第一非晶硅層上形成第一阻擋層；在所述第一阻擋層上形成第二非晶硅層。

可選的，形成所述第一非晶硅層的步驟中，所述第一非晶硅層的厚度在到范圍內；形成所述第一阻擋層的步驟中，所述第一阻擋層的厚度在到范圍內；形成所述第二非晶硅層的步驟中，所述第二非晶硅層的厚度在到范圍內。

可選的，形成所述第一阻擋層的步驟中，所述第一阻擋層的材料為氮化鉭。

可選的，形成所述第二非晶硅層之后，在所述開口底部和側壁形成阻擋疊層的步驟還包括：在所述第二非晶硅層上形成第二阻擋層；在所述第二阻擋層上形成粘附層。

可選的，形成所述第二阻擋層的步驟中，所述第二阻擋層的材料為氮化鉭；形成所述粘附層的步驟中，所述粘附層的材料為鉭。

可選的，形成所述第二阻擋層的步驟中，所述第二阻擋層的厚度在到范圍內；形成所述粘附層的步驟中，所述粘附層的厚度在到范圍內。

可選的，形成所述第二阻擋層的步驟和形成所述粘附層的步驟中的一個或兩個步驟包括：采用物理氣相沉積工藝進行形成所述第二阻擋層或所述粘附層。

可選的，形成所述互連結構的步驟包括：向底部和側壁形成有阻擋疊層的開口內填充導電材料，形成導電層；對所述阻擋疊層和所述導電層進行退火處理，形成互連結構。

可選的，所述導電材料為銅。

可選的，形成所述介質層的步驟中，所述介質層的材料為超低K材料。

相應的，本發明還提供一種互連結構，包括：