[發明專利]一種半導體器件及其制作方法、電子裝置

有效

• 申請號: 201610970621.1
• 申請日: 2016-10-28
• 公開（公告）號: CN108010835B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 鄭二虎
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/033
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

1.一種半導體器件的制作方法，其特征在于，包括下述步驟：

提供半導體襯底，所述半導體襯底包括密集區和稀疏區，在所述密集區和稀疏區的半導體襯底上形成高摻雜多晶硅層和圖形化的硬掩膜層；

以所述硬掩膜層為掩膜對所述高摻雜多晶硅層進行離子摻雜，以提高所述高摻雜多晶硅層未被所述硬掩膜層遮蔽的部分的蝕刻阻抗；

在對所述高摻雜多晶硅層進行離子摻雜之后，使用可以獲得更好密集區/稀疏區局部深度差異的蝕刻程式，以所述硬掩膜層為掩膜圖形化所述高摻雜多晶硅層；

在圖形化所述高摻雜多晶硅層之后，執行親水性處理，以提高圖形化的所述高摻雜多晶硅層表面的親水性；

執行濕法工藝去除蝕刻殘余物。

2.根據權利要求1所述的半導體器件的制作方法，其特征在于，以所述硬掩膜層為掩膜對所述高摻雜多晶硅層進行碳離子注入。

3.根據權利要求2所述的半導體器件的制作方法，其特征在于，采用帶狀離子束注入工藝執行所述碳離子注入。

4.根據權利要求1所述的半導體器件的制作方法，其特征在于，以所述硬掩膜層為掩膜圖形化所述高摻雜多晶硅層的步驟進一步包括：

主蝕刻步驟，以所述硬掩膜層為掩膜蝕刻所述高摻雜多晶硅層，以去除大部分未被所述硬掩膜層遮蔽的所述高摻雜多晶硅層；

過蝕刻步驟，以所述硬掩膜層為掩膜蝕刻所述高摻雜多晶硅層，以去除剩余的未被所述硬掩膜層遮蔽的所述高摻雜多晶硅層。

5.根據權利要求4所述的半導體器件的制作方法，其特征在于，在所述主蝕刻步驟和過蝕刻步驟之間還包括：

對所述高摻雜多晶硅層進行等離子處理，以在所述高摻雜多晶硅層的側壁上形成聚合物間隙壁。

6.根據權利要求5所述的半導體器件的制作方法，其特征在于，所述等離子處理為原位CH₄和N₂沖刷處理。

7.根據權利要求1所述的半導體器件的制作方法，其特征在于，所述親水性處理為Ar、N₂或NH₃等離子處理。

8.根據權利要求7所述的半導體器件的制作方法，其特征在于，采用中性等離子體執行所述親水性處理。

9.根據權利要求1所述的半導體器件的制作方法，其特征在于，所述圖形化的硬掩膜層通過下述步驟形成：

在所述高摻雜多晶硅層上形成有源區硬掩膜層和無定形碳層；

在所述密集區的無定形碳層上形成蝕刻停止層，并在所述蝕刻停止層上通過自對準雙重構圖形成間隙壁圖案；

在所述稀疏區的無定形碳層上形成圖形化的光刻膠層；

以所述間隙壁為掩膜蝕刻所述蝕刻停止層；

以所述間隙壁和所述稀疏區的光刻膠層為掩膜圖形化所述無定形碳層；

以所述無定形碳層為掩膜圖形化所述有源區硬掩膜層。

10.根據權利要求9所述的半導體器件的制作方法，其特征在于，在圖形化所述高摻雜多晶硅層之后，還包括下述步驟：

去除所述無定形碳層。

11.一種采用如權利要求1-10中的任意一項所述的制作方法制作的半導體器件，其特征在于，包括：半導體襯底，所述半導體襯底包括密集區和稀疏區，在所述密集區和稀疏區的半導體襯底上氧化層和圖形化的高摻雜多晶硅層，所述圖形化的高摻雜多晶硅層為柵極。

12.一種電子裝置，其特征在于，包括如權利要求11所述的半導體器件以及與所述半導體器件相連接的電子組件。