[發明專利]一種像素電路及其驅動方法、顯示裝置

在審

• 申請號: 201610965090.7
• 申請日: 2016-10-31
• 公開（公告）號: CN108010487A
• 公開（公告）日: 2018-05-08
• 發明（設計）人: 胡思明;楊楠;張婷婷;王志祥;朱暉
• 申請（專利權）人: 昆山工研院新型平板顯示技術中心有限公司
• 主分類號: G09G3/3233
• 分類號: G09G3/3233
• 代理公司: 北京國昊天誠知識產權代理有限公司 11315
• 代理人: 許志勇

1.一種像素電路，其特征在于，包括：第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、存儲電容和發光二極管，其中：

所述第一薄膜晶體管的漏極分別與第一電源、所述存儲電容的一端以及所述第四薄膜晶體管的漏極連接；

所述第一薄膜晶體管的源極與所述第三薄膜晶體管的漏極連接，所述第三薄膜晶體管的源極與所述發光二極管的陽極連接，所述發光二極管的陰極與第二電源連接；

所述第一薄膜晶體管的柵極分別與所述第四薄膜晶體管的源極、所述存儲電容的另一端以及所述第二薄膜晶體管的柵極連接，所述第二薄膜晶體管的漏極與所述第二薄膜晶體管的柵極連接，所述第二薄膜晶體管的源極與所述第五薄膜晶體管的漏極連接，所述第五薄膜晶體管的源極與數據線連接。

2.如權利要求1所述的像素電路，其特征在于，

所述第一電源用于對所述第一薄膜晶體管的柵極進行初始化。

3.如權利要求1所述的像素電路，其特征在于，

所述第四薄膜晶體管的柵極與第一掃描線連接，所述第一掃描線控制所述第四薄膜晶體管處于導通狀態，使得所述第一電源對所述第一薄膜晶體管的柵極進行初始化；

所述第五薄膜晶體管的柵極與第二掃描線連接，所述第二掃描線對所述第二薄膜晶體管的閾值電壓進行采樣，進而實現對所述第一薄膜晶體管的閾值電壓的補償；

所述第三薄膜晶體管的柵極與第三掃描線連接，所述第三掃描線控制所述第三薄膜晶體管處于導通狀態，使得所述發光二極管發光。

4.如權利要求3所述的像素電路，其特征在于，所述第二掃描線對所述第二薄膜晶體管的閾值電壓進行采樣，進而實現對所述第一薄膜晶體管的閾值電壓的補償，包括：

所述第二掃描線控制所述第五薄膜晶體管處于導通狀態，所述數據線提供的數據電壓向所述第一薄膜晶體管的柵極施加電壓，使得所述第一薄膜晶體管的柵極電壓為第一節點電壓，所述第一節點電壓由所述數據電壓以及所述第二薄膜晶體管的閾值電壓決定；

所述第二掃描線控制所述第五薄膜晶體管處于截止狀態，使得所述第一薄膜晶體管至所述發光二極管之間的電流由所述發光二極管的工作電壓以及所述數據電壓決定，與所述第一薄膜晶體管的閾值電壓無關。

5.如權利要求1所述的像素電路，其特征在于，所述第一薄膜晶體管、所述第二薄膜晶體管、所述第三薄膜晶體管、所述第四薄膜晶體管以及所述第五薄膜晶體管為N型薄膜晶體管。

6.一種如權利要求1至5任一項所述的像素電路的驅動方法，其特征在于，掃描周期分為第一階段、第二階段和第三階段，其中：

所述第一階段，所述第一掃描線提供的掃描信號由低電平變為高電平，所述第二掃描線提供的掃描信號保持低電平，所述第三掃描線提供的掃描信號由高電平變為低電平，所述第四薄膜晶體管處于導通狀態，所述第二薄膜晶體管、所述第三薄膜晶體管和所述第五薄膜晶體管處于截止狀態，所述第一電源提供的電壓通過所述第四薄膜晶體管對所述第一薄膜晶體管的柵極進行初始化；

所述第二階段，所述第一掃描線提供的掃描信號由高電平變為低電平，所述第二掃描線提供的掃描信號由低電平變為高電平，所述第三掃描線提供的掃描信號保持低電平，所述第四薄膜晶體管處于截止狀態，所述第五薄膜晶體管處于導通狀態，所述數據線提供的數據電壓向所述第一薄膜晶體管的柵極施加電壓，并采樣得到所述第二薄膜晶體管的閾值電壓，所述第二薄膜晶體管的柵極電壓和第一薄膜晶體管的柵極電壓由所述數據電壓和所述第二薄膜晶體管的閾值電壓決定；

所述第三階段，所述第一掃描線提供的掃描信號保持低電平，所述第二掃描線提供的掃描信號由高電平變成低電平，所述第三掃描線提供的掃描信號由低電平變成高電平，所述第三薄膜晶體管處于導通狀態，所述第五薄膜晶體管處于截止狀態，所述第一薄膜晶體管控制所述發光二極管發光。

7.如權利要求6所述的像素電路的驅動方法，其特征在于，在所述第二階段，所述第五薄膜晶體管處于導通狀態時，所述數據電壓向所述第一薄膜晶體管的柵極施加電壓，使得所述第一薄膜晶體管的柵極電壓為Vdata+Vth2，Vdata為所述數據電壓，Vth2為所述第二薄膜晶體管的閾值電壓。