[發明專利]晶體管及其形成方法

有效

• 申請號: 201610964304.9
• 申請日: 2016-10-28
• 公開（公告）號: CN108022881B
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種晶體管及其形成方法，形成方法包括：提供基底，所述基底包括核心區和外圍區；在所述基底中設置多個隔離結構；形成覆蓋基底和隔離結構的柵介質層；形成覆蓋核心區柵介質層的第一阻擋層；在第一阻擋層和外圍區的柵介質層上分別形成第一偽柵電極層和第二偽柵電極層；在第一偽柵電極層和第二偽柵電極層之間的基底上形成層間介質層；去除第一偽柵電極層和第二偽柵電極層，在層間介質層內形成露出第一阻擋層的第一開口和露出柵介質層的第二開口；去除第一開口底部的第一阻擋層和柵介質層；在第一開口和第二開口內形成金屬層。本發明提供的晶體管的形成方法提高了晶體管的電學性能。

技術領域

本發明涉及半導體領域，尤其涉及一種晶體管及其形成方法。

背景技術

在半導體制造中，隨著超大規模集成電路的發展，集成電路特征尺寸持續減小。為了適應特征尺寸的減小，MOSFET器件的溝道長度也相應不斷縮短。然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極對溝道的控制能力隨之變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，使得亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(SCE：short-channel effects)更容易發生。

因此，為了更好適應特征尺寸的減小，半導體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式晶體管過渡，如鰭式場效應晶體管(FinFET)。FinFET的柵至少可以從兩側對超薄體(鰭部)進行控制。與平面MOSFET器件相比，柵對溝道的控制能力更強，從而能夠很好的抑制短溝道效應。

鰭式場效應管按照功能區分主要分為核心(Core)器件和輸入輸出(Input andOutput,I/O)器件。核心器件包括核心MOS器件，輸入輸出器件包括輸入輸出MOS器件。通常情況下，輸入輸出器件工作電壓比核心器件工作電壓大的多。為防止電擊穿等問題，當器件工作電壓越大時，要求器件柵介質層厚度越厚，因此，輸入輸出器件柵介質層的厚度通常大于核心器件的柵介質層的厚度。

但是，現有技術形成的晶體管的電學性能仍有待提高。

發明內容

本發明解決的問題是提供一種晶體管及其形成方法，提高晶體管的電學性能。

為解決上述問題，本發明提供一種晶體管的形成方法，包括：提供基底，所述基底包括核心區和外圍區；在所述基底中設置多個隔離結構；形成覆蓋基底和隔離結構的柵介質層；形成覆蓋核心區柵介質層的第一阻擋層；在所述核心區的第一阻擋層和外圍區的柵介質層上分別形成第一偽柵電極層和第二偽柵電極層；在所述第一偽柵電極層和第二偽柵電極層之間的基底上形成層間介質層；去除所述第一偽柵電極層和第二偽柵電極層，在所述層間介質層內形成露出第一阻擋層的第一開口和露出柵介質層的第二開口；去除所述第一開口底部的第一阻擋層和柵介質層；在所述第一開口和第二開口內形成金屬層，位于第一開口內的金屬層用于構成第一柵極結構，位于第二開口內的金屬層和柵介質層用于構成第二柵極結構。

可選的，所述第一阻擋層的厚度為

可選的，所述形成覆蓋核心區柵介質層的第一阻擋層的步驟包括：在所述柵介質層上覆蓋半導體層；去除外圍區的半導體層；通過氧化處理氧化所述核心區的半導體層，在核心區的柵介質層上形成氧化層，所述氧化層為所述第一阻擋層。

可選的，所述半導體層的材料為硅。

可選的，所述半導體層的材料為無定形硅。

可選的，通過爐管低壓工藝形成所述無定形硅。

可選的，所述爐管低壓工藝的工藝參數包括：腔室壓強為0.03-10Torr，SiH₄的氣體流量為30-3000sccm，工藝溫度為360-520℃，工藝時間為1-200min。

可選的，通過熱氧化工藝進行所述氧化處理。