[發(fā)明專利]半導(dǎo)體元件及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610957169.5
• 申請(qǐng)日: 2016-11-03
• 公開(kāi)（公告）號(hào): CN108022842B
• 公開(kāi)（公告）日: 2023-02-28
• 發(fā)明（設(shè)計(jì)）人: 何萬(wàn)迅;邢溯
• 申請(qǐng)（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/08;H01L29/78
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開(kāi)一種半導(dǎo)體元件及其制作方法。該制作半導(dǎo)體元件的方法，首先提供一基底，然后形成一柵極結(jié)構(gòu)于該基底上，形成一硬掩模于基底及柵極結(jié)構(gòu)上，圖案化硬掩模以形成多個(gè)溝槽暴露出部分基底表面，之后再形成墊高外延層于該多個(gè)溝槽內(nèi)。

技術(shù)領(lǐng)域

本發(fā)明涉及一種制作半導(dǎo)體元件的方法，尤其是涉及一種于基底與柵極結(jié)構(gòu)上形成圖案化硬掩模暴露部分基底并于所暴露出的基底表面形成墊高外延層的方法。

背景技術(shù)

為了能增加半導(dǎo)體結(jié)構(gòu)的載流子遷移率，可以選擇對(duì)于柵極通道施加壓縮應(yīng)力或是伸張應(yīng)力。舉例來(lái)說(shuō)，若需要施加的是壓縮應(yīng)力，現(xiàn)有技術(shù)常利用選擇性外延成長(zhǎng)(selective epitaxial growth,SEG)技術(shù)于一硅基底內(nèi)形成晶格排列與該硅基底相同的外延結(jié)構(gòu)，例如硅鍺(silicon germanium,SiGe)外延結(jié)構(gòu)。利用硅鍺外延結(jié)構(gòu)的晶格常數(shù)(lattice constant)大于該硅基底晶格的特點(diǎn)，對(duì)P型金屬氧化物半導(dǎo)體晶體管的通道區(qū)產(chǎn)生應(yīng)力，增加通道區(qū)的載流子遷移率(carrier mobility)，并用于增加金屬氧化物半導(dǎo)體晶體管的速度。反之，若是N型半導(dǎo)體晶體管則可選擇于硅基底內(nèi)形成硅碳(siliconcarbide,SiC)外延結(jié)構(gòu)，對(duì)柵極通道區(qū)產(chǎn)生伸張應(yīng)力。

然而，現(xiàn)今以外延成長(zhǎng)方式形成外延層的過(guò)程中對(duì)阻值的平衡以及抑制短通道效應(yīng)(short channel effect,SCE)等方面仍不盡理想。因此，如何改良現(xiàn)有制作工藝技術(shù)以解決現(xiàn)有瓶頸即為現(xiàn)今一重要課題。

發(fā)明內(nèi)容

本發(fā)明較佳實(shí)施例公開(kāi)一種制作半導(dǎo)體元件的方法。首先提供一基底，然后形成一柵極結(jié)構(gòu)于該基底上，形成一硬掩模于基底及柵極結(jié)構(gòu)上，圖案化硬掩模以形成多個(gè)溝槽暴露出部分基底表面，之后再形成墊高外延層于該多個(gè)溝槽內(nèi)。

本發(fā)明另一實(shí)施例公開(kāi)一種半導(dǎo)體元件，其主要包含一柵極結(jié)構(gòu)沿著一第一方向延伸并設(shè)置于一基底上，以及多個(gè)墊高外延層沿著一第二方向延伸設(shè)于基底上并設(shè)于柵極結(jié)構(gòu)兩側(cè)。在本實(shí)施例中，基底包含一第一半導(dǎo)體層、一絕緣層設(shè)于第一半導(dǎo)體層上以及一第二半導(dǎo)體層設(shè)于絕緣層上。

附圖說(shuō)明

圖1為本發(fā)明較佳實(shí)施例制作一半導(dǎo)體元件的立體示意圖；

圖2為圖1中沿著切線AA’的剖面示意圖；

圖3為接續(xù)圖1制作半導(dǎo)體元件的立體示意圖；

圖4為圖3中沿著切線BB’的剖面示意圖；

圖5為接續(xù)圖3制作半導(dǎo)體元件的立體示意圖；

圖6為圖5中沿著切線CC’與切線DD’的剖面示意圖；

圖7為接續(xù)圖5制作半導(dǎo)體元件的立體示意圖；

圖8為圖7中沿著切線EE’與切線FF’的剖面示意圖；

圖9為接續(xù)圖7制作半導(dǎo)體元件的立體示意圖；

圖10為圖9中沿著切線GG’與切線HH’的剖面示意圖；

圖11為接續(xù)圖9制作半導(dǎo)體元件的立體示意圖；

圖12為圖11中沿著切線II’與切線JJ’的剖面示意圖；

圖13為本發(fā)明一實(shí)施例的半導(dǎo)體元件的剖面示意圖。

主要元件符號(hào)說(shuō)明

12 基底 14 第一半導(dǎo)體層

16 絕緣層 18 第二半導(dǎo)體層

20 柵極結(jié)構(gòu) 22 柵極介電層

24 柵極材料層 26 硬掩模