[發明專利]半導體器件

有效

• 申請號: 201610952076.3
• 申請日: 2016-11-02
• 公開（公告）號: CN107017261B
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 金森宏治;姜信煥;樸泳雨;樸正勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578;H01L27/115
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

半導體器件被提供。半導體器件包括多個柵極電極。半導體器件包括相鄰于多個柵極電極的溝道結構。半導體器件包括在溝道結構和多個柵極電極之間的多個電荷存儲段。還提供形成半導體器件的方法。

技術領域

本公開涉及半導體器件。

背景技術

半導體器件的更高的集成度可以用于響應消費者對于優良性能和便宜價格的需求。在半導體器件的情況下，由于它們的集成度可以是決定產品價格的因素，所以提高的集成度會是有利的。在通常的二維或平面半導體器件的情況下，由于它們的集成度主要由單位存儲單元占據的面積決定，所以集成度主要受精細圖案形成技術的水平影響。然而，通常用于提高圖案精細度的極其昂貴的工藝設備會對二維或平面半導體器件的提高的集成度設置實際的限制。

為了克服這樣的限制，已經提出了包括三維布置的存儲單元的三維(3D)半導體器件。然而，在實現3D半導體存儲器件的低成本、批量生產上(特別是在保持或超越它們的2D對應物的操作可靠性的3D器件的批量制造上)存在相當大的制造障礙。

發明內容

本發明構思的某些實施方式提供一種具有改善的可靠性的半導體存儲器件。

本發明構思的某些實施方式提供一種制造高度可靠的半導體存儲器件的減小風險的方法。

根據本發明構思的某些實施方式的半導體器件可以包括基板。半導體器件可以包括在基板上的柵極結構。柵極結構可以包括堆疊在基板上且在垂直方向上彼此間隔開的多個柵極線。半導體器件可以包括在基板和柵極結構之間的下絕緣圖案。半導體器件可以包括溝道結構，其延伸穿過柵極結構且進入下絕緣圖案中。半導體器件可以包括在溝道結構和該多個柵極線之間的多個電荷存儲圖案。半導體器件可以包括在溝道結構和下絕緣圖案之間的下電荷存儲圖案。電荷存儲圖案可以通過相鄰的柵極線之間的第一凹陷區域彼此間隔開。而且，下電荷存儲圖案可以通過下絕緣圖案和柵極結構之間的第二凹陷區域而與該多個電荷存儲圖案中的最近的一個間隔開。

根據某些實施方式的半導體器件可以包括基板。半導體器件可以包括在基板上的柵極結構。柵極結構可以包括堆疊在基板上且在垂直方向上彼此間隔開的多個柵極線。半導體器件可以包括在柵極結構上的上絕緣圖案。半導體器件可以包括在上絕緣圖案和柵極結構中且聯接到基板的溝道結構。半導體器件可以包括在溝道結構和該多個柵極線之間的多個電荷存儲圖案。半導體器件可以包括在溝道結構和上絕緣圖案之間的上電荷存儲圖案。該多個電荷存儲圖案可以通過相鄰的柵極線之間的第一凹陷區域彼此間隔開。而且，上電荷存儲圖案可以通過上絕緣圖案與柵極結構之間的第二凹陷區域而與柵極結構間隔開。

根據某些實施方式的半導體器件可以包括基板。半導體器件可以包括下絕緣圖案。半導體器件可以包括柵極結構，該柵極結構包括多個柵極線。半導體器件可以包括上絕緣圖案。下絕緣圖案、柵極結構和上絕緣圖案可以順序地堆疊在基板上。半導體器件可以包括填充下絕緣圖案、柵極線和上絕緣圖案之間的間隔的絕緣層。半導體器件可以包括在上絕緣圖案、柵極結構和下絕緣圖案中的溝道結構。半導體器件可以包括在溝道結構和下絕緣圖案之間的下電荷存儲圖案。半導體器件可以包括在溝道結構和該多個柵極線之間的多個電荷存儲圖案。半導體器件可以包括在溝道結構和上絕緣圖案之間的上電荷存儲圖案。

根據某些實施方式的制造半導體器件的方法可以包括在基板上形成下柵極層。該方法可以包括在下柵極層上交替且重復地堆疊第一絕緣層和柵極層。每個柵極層的第一厚度可以比下柵極層的第二厚度薄。該方法可以包括形成穿過第一絕緣層、柵極層和下柵極層的溝道孔以暴露基板的表面的一部分。該方法可以包括在溝道孔中形成電荷存儲層和溝道結構。該方法可以包括用柵極線置換柵極層。該方法可以包括用下絕緣圖案置換下柵極層。而且，該方法可以包括選擇性地圖案化電荷存儲層以在溝道結構和柵極線之間形成電荷存儲圖案以及在溝道結構和下絕緣圖案之間形成下電荷存儲圖案。