[發(fā)明專利]包括分接頭單元的電路

在審

• 申請?zhí)枺?/td>: 201610948466.3
• 申請日: 2016-11-02
• 公開（公告）號: CN106952943A
• 公開（公告）日: 2017-07-14
• 發(fā)明（設計）人: 許晉偉;江庭瑋;莊惠中;田麗鈞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/02
• 代理公司: 南京正聯(lián)知識產權代理有限公司32243
• 代理人: 顧伯興

技術領域

本發(fā)明實施例中闡述的技術大體涉及集成電路，且更具體來說，涉及集成電路設計。

背景技術

集成電路常常包括各種單元，各種單元包括分接頭單元(或間隔壁單元(spacer cell))。例如，分接頭單元可提供晶體管的體偏置(body bias)，且還可防止集成電路發(fā)生由所述集成電路中鄰近的結(junction)形成的寄生雙極晶體管(parasitic bipolar transistor)造成的非期望的閂鎖(latch-up)(例如，短路的一種類型)。

發(fā)明內容

根據(jù)一實施例，電路包括：一個或多個電源軌；以及分接頭單元結構。分接頭單元結構包括一個或多個解耦電容器單元及一個或多個分接頭單元。所述一個或多個分接頭單元電耦合至所述一個或多個電源軌。所述一個或多個解耦電容器單元鄰近所述分接頭單元安置且電耦合至所述一個或多個電源軌。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本發(fā)明實施例的各個方面。應注意，根據(jù)本行業(yè)中的標準慣例，各種特征并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1描繪根據(jù)一些實施例示出的具有解耦電容器(decoupling capacitor，DCAP)單元的分接頭單元結構的示例圖；

圖2A根據(jù)一些實施例描繪分接頭單元結構的示例性示意電路圖；

圖2B根據(jù)一些實施例描繪示例性分接頭單元結構的輪廓圖；

圖2C根據(jù)一些實施例描繪并排放置的兩個分接頭單元結構；

圖3根據(jù)一些實施例描繪示出如圖2A中所示的分接頭單元結構的局部布局的示例圖；

圖4根據(jù)一些實施例描繪示出包括DCAP單元及分接頭單元的分接頭單元結構的示例圖；

圖5根據(jù)一些實施例描繪示出包括DCAP單元及分接頭單元的分接頭單元結構的另一示例圖；

圖6根據(jù)一些實施例描繪制造具有DCAP單元的分接頭單元結構的示例性流程圖；及

圖7A及圖7B根據(jù)一些實施例描繪DCAP單元在包括電平移位器單元的布局中的使用。

具體實施方式

以下實施例提供用于實作本發(fā)明實施例的不同特征的許多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本發(fā)明實施例。當然，這些僅為實例且不旨在進行限制。例如，以下說明中將第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成為直接接觸的實施例，且也可包括其中第一特征與第二特征之間可形成有附加特征、進而使得所述第一特征與所述第二特征可能不直接接觸的實施例。另外，本發(fā)明實施例可能在各種實例中重復參考編號及/或字母。這種重復是出于簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關系。

此外，為易于說明，本文中可能使用例如“在…上(on)”、“在…中(in)”等空間相對性用語來闡述圖中所示的一個元件或特征與另一(其他)元件或特征的關系?？臻g相對性用語旨在除圖中所描繪的取向外還囊括器件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度、或處于其他取向)且本文中所用的空間相對性描述語可同樣相應地進行解釋。

在本發(fā)明實施例中，單元是指被組合用于實行某些功能的例如晶體管、電容器、電阻器、電感器、及其他基本電路元件等一個或多個電路元件的群組。如本文中所述，分接頭單元結構包括一個或多個分接頭單元(有時稱作基體單元(bulk cell))。

在一些實施例中，分接頭單元包括阱分接頭(well tap)及襯底分接頭(substrate tap)，所述阱分接頭與襯底分接頭被定位成彼此相距適當距離來防止閂鎖。阱分接頭是將阱區(qū)耦合至電源的導電引線。例如，所述阱區(qū)包括p型襯底上的n型阱中的經重度摻雜n區(qū)。所述經重度摻雜n區(qū)通過所述阱分接頭耦合至與所述電源對應的VDD電源軌，且因此將所述n型阱的電位設定成防止從鄰近的源極區(qū)/漏極區(qū)向所述阱發(fā)生泄漏。襯底分接頭是將襯底區(qū)耦合至電接地的導電引線。例如，所述襯底區(qū)包括形成在p型襯底中的經重度摻雜p區(qū)。所述經重度摻雜p區(qū)通過所述襯底分接頭耦合至與所述電接地對應的VSS電源軌，且因此將所述襯底的電位設定成防止從鄰近的源極區(qū)/漏極區(qū)發(fā)生泄漏。通過使用分接頭單元，集成電路中的襯底電阻(substrate resistance)及非期望的正反饋得以減小。