[發明專利]一種側信道信號的處理系統、方法及裝置

有效

• 申請號: 201610948460.6
• 申請日: 2016-10-25
• 公開（公告）號: CN107979457B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 華剛;胡懋地;張盼
• 申請（專利權）人: 航天信息股份有限公司
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 北京工信聯合知識產權代理有限公司 11266
• 代理人: 姜麗輝

本發明涉及抵抗側信道攻擊技術領域，公開了一種側信道信號的處理系統、方法及裝置。所述系統包括主控芯片、與所述主控芯片連接的被保護模塊、第一干擾模塊、第二干擾模塊和隨機數發生器，其中，第一干擾模塊和第二干擾模塊執行的運算類型相同，且二者中的任意一個模塊的輸出頻率為第一頻率，另一個模塊的輸出頻率為第二頻率，第一頻率為低于被保護模塊的輸出頻率，第二頻率為高于被保護模塊的輸出頻率；主控芯片，用于當被保護模塊執行運算時，根據隨機數發生器輸出的隨機信號，調用第一干擾模塊或第二干擾模塊，以使得第一干擾模塊或第二干擾模塊的輸出信號干擾被保護模塊輸出的側信道信號。本發明適用于抵抗側信道攻擊的處理過程。

技術領域

本發明涉及抵抗側信道攻擊技術領域，具體地，涉及一種側信道信號的處理系統、方法及裝置。

背景技術

在抵抗側信道攻擊領域，一般有四類抵抗側信道攻擊的方法，一類是屏蔽，二類是加模，三類是分解，四類是加擾。屏蔽就是盡量減少外界能偵測的側信道信號；加模就是在密碼學運算流程的某個關鍵模塊中，引入一個隨機數參與運算，運算后又去除該隨機數的影響得到正確的結果；分解就是將密碼學運算流程中的某一關鍵模塊，按照某種隨機原則，分解為兩個或者多個運算，通過這種方式，避免內部局部關鍵變量的整體存在；加擾就在運算過程中加入各種增益衰減或者時間干擾片段，降低內部局部變量和外界偵測的側信道信號之間的相關性。

而加擾抵抗側信道攻擊領域，也有三類方法，一類是補償，二類是幅度上加擾，三類是時間上加擾。補償就是增加補償電路；幅度上加擾就是增加加擾電路；時間上的加擾是指在運算中隨機增加時間片段，打亂外界采樣到的側信道信號時間上的一一對應性。對于時間上加擾主要有軟實現算法的加擾和硬件實現算法的加擾。軟實現算法的加擾一般是在算法運行當中，隨機執行干擾指令的方法。硬實現的算法加擾一般是增加干擾電路，在硬模塊的調用執行環節之間，隨機調用干擾電路進行加擾。

在現有的采用單一抗攻擊干擾模塊進行干擾中，在發現干擾波形插入點的時候，則對應的另一條波形的相同位置，兩者中有一個必然是正常波形，所以可以計算第一條波形的插入點后續波形和第二條波形往后跳一個干擾波形長度來計算相關性值，和第一條波形的插入點后往后跳一個干擾波形長度和第二條波形干擾插入點后續波形進行相關性計算得到的值進行比較，就可以從較大的值中，發現哪條中有干擾波形，并據此進一步精確地找到后續的最佳對齊點，從而得到正常波形，無法達到抵抗側信道攻擊的目的。

發明內容

本發明的實施例提供一種側信道信號的處理系統、方法及裝置，解決了單一干擾模塊無法達到抵抗側信道攻擊的問題。

為了實現上述目的，本發明實施例采用如下技術方案：

本發明實施例提供一種側信道信號的處理系統，包括主控芯片和與所述主控芯片連接的被保護模塊，其特征在于，所述系統還包括：與所述主控芯片連接的第一干擾模塊、第二干擾模塊和隨機數發生器，其中，所述第一干擾模塊和第二干擾模塊執行的運算類型相同，且二者中的任意一個模塊的輸出頻率為第一頻率，另一個模塊的輸出頻率為第二頻率，所述第一頻率為低于所述被保護模塊的輸出頻率，所述第二頻率為高于所述被保護模塊的輸出頻率；所述主控芯片，用于當所述被保護模塊執行運算時，根據所述隨機數發生器輸出的隨機信號，調用所述第一干擾模塊或所述第二干擾模塊，以使得所述第一干擾模塊或所述第二干擾模塊的輸出信號干擾所述被保護模塊輸出的側信道信號。

進一步地，所述第一干擾模塊和第二干擾模塊執行的運算類型均為加法模塊或乘法模塊。

進一步地，所述第一干擾模塊和第二干擾模塊執行的運算類型與所述被保護模塊的運算類型相同。

進一步地，所述第一頻率為所述被保護模塊的輸出頻率的90％～95％，所述第二頻率為所述被保護模塊的輸出頻率105～110％。

進一步地，所述隨機數發生器的輸出頻率與所述主控芯片的頻率一致。