[發明專利]一種基于二乘二取二架構的移頻電碼化信號驅動系統

在審

• 申請號: 201610945267.7
• 申請日: 2016-10-26
• 公開（公告）號: CN106627663A
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 葉瑞源;房增華;陳亮;李衛娟;季志均;包莉;明宏全;林偉欣;李海海;李新新
• 申請（專利權）人: 卡斯柯信號有限公司
• 主分類號: B61L1/18
• 分類號: B61L1/18
• 代理公司: 上海科盛知識產權代理有限公司31225
• 代理人: 應小波

1.一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，包括聯鎖下位機IPS、聯鎖維護臺SDM、移頻電碼化驅動模塊CDDM、發碼器和全電子通信模塊EIOCOM2，所述的發碼器、移頻電碼化驅動模塊CDDM、全電子通信模塊EIOCOM2、聯鎖下位機IPS依次連接，所述的全電子通信模塊EIOCOM2與聯鎖維護臺SDM連接；

所述的移頻電碼化驅動模塊CDDM通過聯鎖下位機IPS獲取編碼和發碼命令，并向發碼器發送編碼信號，驅動發碼器產生相應的移頻信號，同時根據發碼命令選擇發送移頻信號的軌道區段。

2.根據權利要求1所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的聯鎖下位機IPS、全電子通信模塊EIOCOM2和移頻電碼化驅動模塊CDDM均為二乘二取二的安全冗余系統。

3.根據權利要求1所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的移頻電碼化驅動模塊CDDM設有10路編碼信號和6路發碼信號的輸出接口，并帶有對自身模塊上的安全器件進行周期性檢測模塊。

4.根據權利要求1或3所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的移頻電碼化驅動模塊CDDM包括處理器、編碼繼電器、發碼繼電器和繼電器驅動電源，所述的處理器包括FPGA和CPU，所述的FPGA分別與CPU、編碼繼電器、發碼繼電器、繼電器驅動電源連接；

所述的FPGA周期性地對編碼繼電器、發碼繼電器、繼電器驅動電源狀態進行采樣，并分別發給CPU，CPU通過繼電器驅動電源狀態和編碼發碼繼電器狀態來判斷板卡狀態，然后進行二乘二取二比較得到最終的板卡狀態，并通過全電子通信模塊EIOCOM2將板卡狀態發送給聯鎖維護臺SDM。

5.根據權利要求4所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的FPGA和CPU均采用雙機熱備冗余。

6.根據權利要求4所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的移頻電碼化驅動模塊CDDM還包括與FPGA連接的FBJ采集模塊，該FBJ采集模塊周期性地采集FBJ狀態并發送給FPGA，該FPGA發送給CPU，該CPU通過全電子通信模塊EIOCOM2將FBJ狀態發送給聯鎖下位機IPS以及聯鎖維護臺SDM。

7.根據權利要求4所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的移頻電碼化驅動模塊CDDM還包括分別與處理器、編碼繼電器、發碼繼電器和繼電器驅動電源連接的隔離模塊，當編碼繼電器、發碼繼電器或繼電器驅動電源發生異常的時候，隔離模塊打開隔離繼電器，斷開繼電器供電以及編碼發碼信號和輸出端口的連接。

8.根據權利要求7所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的移頻電碼化驅動模塊CDDM還包括分別與處理器和隔離模塊連接的熔絲模塊；當隔離模塊故障或板卡出現影響安全性的異常情況時，熔絲模塊會將燒斷板卡熔絲，將板卡導向安全態。

9.根據權利要求1所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，所述的聯鎖維護臺SDM具有將收到監測信息保存以及故障報警功能。

10.根據權利要求1所述的一種基于二乘二取二架構的移頻電碼化信號驅動系統，其特征在于，當從所述的聯鎖下位機IPS中收到驅動一路以上的編碼命令時，所述的移頻電碼化驅動模塊CDDM將不輸出任何編碼信號。