[發明專利]一種對溫度不敏感的檢測集成電路老化狀態傳感器

有效

• 申請號: 201610943751.6
• 申請日: 2016-10-26
• 公開（公告）號: CN106569120B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 丁代魯;張躍軍;李剛
• 申請（專利權）人: 寧波大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 方小惠

本發明公開了一種對溫度不敏感的檢測集成電路老化狀態傳感器，包括延遲電路、組合邏輯電路、D觸發器、第一反相器、第二反相器、二輸入異或門、二十四個PMOS管和二十四個NMOS管，延遲電路具有控制端、選擇端、輸入端和輸出端，D觸發器具有輸入端、輸出端和時鐘端，組合邏輯電路具有輸入端和輸出端；二輸入異或門具有第一輸入端、第二輸入端和輸出端；優點是通過延遲電路進行溫度補償實現了傳感器對溫度漂移的不敏感，在溫度從?40℃到120℃范圍內，本發明的傳感器穩定性達到98％，有效解決由于溫度變化帶來的傳感器的亞穩態問題，在具有正確的邏輯功能的基礎上，可以降低溫度漂移造成的不良影響，檢測精度高。

技術領域

本發明涉及一種傳感器，尤其是涉及一種對溫度不敏感的檢測集成電路老化狀態傳感器。

背景技術

隨著CMOS技術和集成電路設計方法的提高，MOS場效應管的尺寸減小到納米級，相應的晶體管的集成度增加。先進的CMOS縮放技術使得百億的晶體管集成到一個小規模面積的芯片上，提高系統的性能和降低成本。但是，這也進一步增加負偏置溫度不穩定性(Negative Bias Temperature Instability，NBTI)所造成的電路老化問題的影響。這主要是由于晶體管的特征尺寸不斷縮小，柵氧化層厚度逐漸減小，而電源電壓降低卻相對緩慢，且晶體管的閾值電壓幾乎保持不變所致。這必然導致晶體管的溝道中電場的加強，加劇NBTI效應的惡化。這些電路參數的變化不但降低芯片的性能，而且電路老化的大量累積會導致時序延遲，最終造成芯片功能出現故障。在超深亞微米(VDSM)技術中，負偏置溫度不穩定性已成為一個主要威脅超大規模集成電路器件的可靠性問題。如何設計抗老化電路，延長電路的使用壽命，已成為集成電路設計中的一個熱點問題。目前，國內外許多研究機構都對電路老化展開深入研究，并取得一定的研究成果。

文獻1《LI J,SEOK M.Robust and in-situ self-testing technique formonitoring device aging effects in pipeline circuits[C].Proceedings of the51st Annual Design Automation Conference.ACM,2014:1-6.》中提出一種基于老化延遲移位的老化測量技術，通過修改電路中寄存器和專用的反饋系統結構，使得被選中的關鍵路徑重新配置成環形振蕩器。這種方法反映電路的RO振蕩頻率與老化程度的關系。文獻2《姚劍婷，劉畫池，賈徭等.基于NBTI效應的數字型高精度老化監測電路設計.科技通報,2016.》中提出數字型高精度老化監測方案，通過壓控振蕩器(Voltage ControlledOscillator,VCO)產生基準頻率和老化頻率，利用等精度測量原理對兩種頻率進行比較分析，結合放大因子來提高測量精度。文獻3《SHIM K.A low overhead built-in delaytesting with voltage and frequency adaptation for variation resilience[C].IEEE International Symposium on Defect and Fault Tolerance in VlSI andNanotechnology Systems.2012:170-177.》中公開了一種基于環形振蕩器的老化傳感器方案，通過比較兩個MOSFET管(一個參考MOS管和一個應力MOS管)引起環形振蕩器的頻率變化，表示電路老化水平。但是，由于在CMOS電路中，硅基晶體管和金屬互聯線對溫度變化均較敏感，因此溫度漂移對電路性能的影響較大，上述老化傳感器均沒有考慮溫度漂移對電路性能的影響，大大降低了老化傳感器的檢測精度。

發明內容

本發明所要解決的技術問題是提供一種具有正確的邏輯功能的基礎上，可以降低溫度漂移造成的不良影響，檢測精度高的對溫度不敏感的檢測集成電路老化狀態傳感器。