[發明專利]半導體裝置及半導體裝置的制造方法

有效

• 申請號: 201610940128.5
• 申請日: 2016-10-25
• 公開（公告）號: CN107017288B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 栗林秀直
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L29/45
• 分類號: H01L29/45;H01L29/51;H01L21/28
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 齊雪嬌;金玉蘭

1.一種半導體裝置，其特征在于，具備：

半導體基板；

柵極絕緣膜，設置于所述半導體基板的上表面；

層間絕緣膜，其設置于所述半導體基板的上表面的上方；

氮化鈦層，其設置于所述層間絕緣膜的上方，并且覆蓋所述層間絕緣膜的上表面和側面；

鎳層，其設置于所述氮化鈦層的上方；

儲氫層，設置于所述氮化鈦層和所述鎳層的上方，且由具有儲氫性的第一金屬形成；

第一氮化物層，設置于所述儲氫層的上方，且由所述第一金屬的氮化物形成；

合金層，設置于所述第一氮化物層的上方，且由鋁和第二金屬的合金形成；

電極層，設置于所述合金層的上方，且由鋁形成；

柵極，其設置于所述柵極絕緣膜的上方以及所述儲氫層的下方；以及

設置于所述電極層的上方的焊料層，

在所述電極層和所述第一氮化物層之間，不設置有所述第二金屬的純金屬層，

所述鎳層在與所述柵極對置的至少一部分區域不覆蓋所述氮化鈦層，

所述合金層至少形成在與所述焊料層對置的區域。

2.根據權利要求1所述的半導體裝置，其中，

所述半導體基板具有：

P型的基層；以及

N型的源區，其形成于所述基層的一部分區域，

所述柵極絕緣膜與所述基層的至少一部分以及所述源區的至少一部分相接。

3.根據權利要求1或2所述的半導體裝置，其中，

所述第一金屬為鈦。

4.根據權利要求1或2所述的半導體裝置，其中，

所述第二金屬為鈦、鉬、鎢、釩、鉻、銅以及鎳中的任一種。

5.根據權利要求4所述的半導體裝置，其中，

所述第二金屬為鈦。

6.根據權利要求1或2所述的半導體裝置，其中，

所述合金層的厚度為15nm以上。

7.根據權利要求6所述的半導體裝置，其中，

所述合金層的厚度為0.5μm以下。

8.根據權利要求1或2所述的半導體裝置，其中，

所述電極層的厚度為3μm以下。

9.根據權利要求8所述的半導體裝置，其中，

所述電極層的厚度為1μm以上且2μm以下。

10.根據權利要求1或2所述的半導體裝置，其中，

所述儲氫層的厚度為50nm以上且200nm以下。

11.根據權利要求1或2所述的半導體裝置，其中，

在所述層間絕緣膜形成有使形成于所述半導體基板的上表面的源區露出的開口，

所述儲氫層、所述第一氮化物層以及所述合金層至少形成在所述層間絕緣膜的所述開口的上方。

12.根據權利要求11所述的半導體裝置，其中，

所述儲氫層、所述第一氮化物層以及所述合金層還形成于沿著所述層間絕緣膜的所述開口的側面的區域。

13.根據權利要求1或2所述的半導體裝置，其中，

所述半導體基板為碳化硅基板。

14.根據權利要求2所述的半導體裝置，其中，

所述半導體基板具有：

P型的接觸區，其形成于所述源區的一部分區域；以及

硅化物區，其形成于所述源區和所述接觸區的上部，

所述柵極絕緣膜不覆蓋所述硅化物區的至少一部分區域。