[發明專利]一種消除MIM電容器電弧放電缺陷的方法

在審

• 申請號: 201610940077.6
• 申請日: 2016-10-25
• 公開（公告）號: CN107978590A
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 苗麗;劉麗麗
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L23/64
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體技術領域，具體而言涉及一種消除MIM電容器電弧放電缺陷的方法。

背景技術

電容器作為存儲電荷、耦合及濾波器件，被廣泛應用于半導體集成電路中，其主要包括多晶硅-絕緣體-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金屬-絕緣體-硅(MIS，Metal-Insulator-Silicon)和金屬-絕緣體-金屬(MIM，Metal-Insulator-Metal)等。其中，由于MIM電容器對晶體管的干擾最小，可以提供較好的線性度(Linearity)和對稱度(Symmetry)，并具有高容量、低電阻率和工作電壓穩定等優點，因此得到更加廣泛的應用，尤其被廣泛應用于射頻電路、高速模擬電路或超大規模集成電路中。

現有的MIM電容器的制造方法會形成電弧放電缺陷，破壞電介質層，嚴重影響半導體集成電路的良率，現有技術中還沒有有效的方法來消除MIM電弧放電缺陷。

本發明的目的在于提供一種消除MIM電容器電弧放電缺陷的方法，提高半導體集成電路的成品率。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提供一種消除MIM電容器電弧放電缺陷的方法，所述方法包括：提供半導體襯底；在所述半導體襯底上形成MIM下電極板；在所述MIM下電極板上形成電介質層；刻蝕所述電介質層，以暴露出所述MIM下電極板；在所述電介質層上形成MIM上電極板，使所述MIM上電極板與所述MIM下電極板相接觸。

進一步，刻蝕所述電介質層的方法包括：對所述電介質的邊緣斜角進行刻蝕和對所述電介質層的切割道區域進行刻蝕。

進一步，刻蝕所述電介質層的邊緣斜角的工藝為干法刻蝕工藝。

進一步，形成MIM上電極板的步驟包括：在所述電介質層上沉積上層金屬，對所述上層金屬進行刻蝕。

進一步，所述下電極板的材料為鋁、鉭、氮化鉭、鈦、氮化鈦中的至少一種。

進一步，所述電介質層的材料為氧化硅、氮化硅或氮氧化硅中的至少一種。

進一步，所述上電極板的材料為鋁、鉭、氮化鉭、鈦、氮化鈦中的至少一種。

進一步，所述下電極板的形成方法是物理氣相沉積。

進一步，所述電介質層的形成工藝是化學氣相沉積、原子層沉積或濺射。

進一步，所述上層金屬的沉積方法是物理氣相沉積。

綜上所述，根據本發明的制造方法，新增一個刻蝕電介質層的步驟，以去除電介質層的部分區域，這樣可以使MIM的上電極板和下電極板接觸，在沉積上電極板的過程中，電荷會通過與上電極板相連的下電極板傳遞，及時將產生的電荷分散，沒有足夠的電荷聚集在一起，避免了尖端放電條件的形成，從而消除了上電極板的電弧放電缺陷，提高了半導體集成電路的良率；而且，這種方法適用于所有包含MIM電容器產品的工藝中。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1為現有技術的MIM電容器的主要工藝流程示意圖；

圖2A‐2D為根據現有技術的方法依次實施的步驟分別獲得MIM半導體的示意性剖面圖；

圖3為本發明的MIM電容器的主要工藝流程示意圖。

圖4A‐4E為根據本發明的實施例一的方法依次實施的步驟分別獲得MIM電容器的示意性剖面圖；

圖5A‐5E為根據本發明的實施例二的方法依次實施的步驟分別獲得MIM電容器的示意性剖面圖；

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的消除MIM電容器電弧放電缺陷的方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。