[發(fā)明專利]多層電容及其制造方法

有效

• 申請?zhí)枺?/td>: 201610936583.8
• 申請日: 2016-10-24
• 公開（公告）號: CN107978592B
• 公開（公告）日: 2020-11-10
• 發(fā)明（設(shè)計）人: 何永;馮駿;王者偉
• 申請（專利權(quán)）人: 北京兆易創(chuàng)新科技股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/02
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆;胡彬

本發(fā)明公開了多層電容及其制造方法，其中，該方法包括：在有源層表面形成兩個隔離凹槽和至少一個阻擋凹槽，其中所述至少一個阻擋凹槽位于所述兩個隔離凹槽之間；對所述兩個隔離凹槽和全部所述阻擋凹槽進(jìn)行氧化物填充，并使得所述氧化物高于所述有源層的表面；在所述兩個隔離凹槽和至少一個阻擋凹槽之外的有源層表面上形成隧穿氧化層，并在所述隧穿氧化層和所述氧化物上形成浮柵層。本發(fā)明通過在有源層中添加至少一個阻擋凹槽并對其進(jìn)行氧化物填充，使得氧化物高于有源層的表面，在對浮柵進(jìn)行研磨時，阻擋凹槽中填充的氧化物會阻擋對浮柵過度研磨，使得多層電容浮柵的厚度不會偏薄，在對浮柵進(jìn)行引出時有源層和浮柵層也不容易短路。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及多層電容及其制造方法。

背景技術(shù)

多晶硅-絕緣層-多晶硅(polysilicon-insulator-polysilicon,PIP)多層電容在其制造過程中會用到浮柵(floating gate)制造工藝，這種工藝有助于減小芯片面積，降低芯片的制造成本。

浮柵(floating gate)制造工藝包括浮柵研磨工藝，在研磨過程中由于浮柵的表面相對于研磨工具來說較大，會使得研磨后的浮柵表面出現(xiàn)碟形，導(dǎo)致浮柵的實際厚度偏薄。

圖1A是現(xiàn)有技術(shù)中浮柵在引出時的結(jié)構(gòu)剖面示意圖，參考圖1A，從下往上依次是有源層101、隔離凹槽102、隧穿氧化層103、浮柵層104和浮柵引出電極105，從圖1A中可以看出研磨后的浮柵層104呈碟形，且其厚度會比設(shè)計的要薄，在后續(xù)采用浮柵引出電極105將浮柵層104引出時，很容易將浮柵層104和其下方的遂穿氧化層103打穿，使得有源層101和浮柵層104短路。

發(fā)明內(nèi)容

本發(fā)明提供一種多層電容及其制造方法，以實現(xiàn)在多層電容的制造過程中，采用浮柵研磨工藝對浮柵進(jìn)行研磨時，浮柵的表面不會出現(xiàn)碟形，厚度不會偏薄，在對浮柵進(jìn)行引出時有源層和浮柵層也不容易短路。

第一方面，本發(fā)明實施例提供了一種多層電容的制造方法，包括：

在有源層表面形成兩個隔離凹槽和至少一個阻擋凹槽，其中所述至少一個阻擋凹槽位于所述兩個隔離凹槽之間；

對所述兩個隔離凹槽和全部所述阻擋凹槽進(jìn)行氧化物填充，并使得所述氧化物高于所述有源層的表面；

在所述兩個隔離凹槽和至少一個阻擋凹槽之外的有源層表面上形成隧穿氧化層，并在所述隧穿氧化層和所述氧化物上形成浮柵層。

可選的，所述在有源層表面形成兩個隔離凹槽和至少一個阻擋凹槽，可以包括：

在有源層上依次形成襯墊氧化層和硬掩膜層；

依次刻蝕所述硬掩膜層、所述襯墊氧化層和所述有源層，在所述有源層表面形成兩個所述隔離凹槽和至少一個所述阻擋凹槽。

可選的，所述在有源層上依次形成襯墊氧化層和硬掩膜層，可以包括：

采用熱生長工藝在所述有源層上形成襯墊氧化層；

采用氣相沉積工藝在所述襯墊氧化層上形成硬掩膜層。

可選的，所述襯墊氧化層可以為二氧化硅層。

可選的，所述硬掩膜層可以為氮化硅層。

可選的，所述依次刻蝕所述硬掩膜層、所述襯墊氧化層和所述有源層，可以包括：

采用干法刻蝕工藝依次刻蝕所述硬掩膜層、所述襯墊氧化層和所述有源層。

可選的，所述在所述兩個隔離凹槽和至少一個阻擋凹槽之外的有源層表面上形成隧穿氧化層，并在所述隧穿氧化層和所述氧化物上形成浮柵層，可以包括：