[發明專利]閃存器件及其制造方法

有效

• 申請號: 201610925897.8
• 申請日: 2016-10-31
• 公開（公告）號: CN108022933B
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 李善融;季明華;仇圣棻
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 曲瑞

本發明公開了一種閃存器件及其制造方法。該閃存器件包括：襯底；和位于該襯底之上的存儲單元，該存儲單元包括：在襯底上的溝道結構，該溝道結構從內到外依次包括：溝道層、包繞在該溝道層表面上的隧穿絕緣物層、包繞在該隧穿絕緣物層表面上的電荷捕獲層和包繞在該電荷捕獲層表面上的阻擋層，該溝道層包括基本垂直于襯底的上表面的第一部分和在該第一部分上的第二部分；沿著溝道結構的軸向排列的包繞該溝道結構的多個柵極結構，其中該多個柵極結構中處在最上部的柵極結構包繞第二部分；和與溝道層的第二部分連接的溝道接觸件，其中該溝道接觸件與第二部分形成肖特基接觸。本發明可以減小漏電流，實現對漏電流的控制。

技術領域

本發明涉及半導體技術領域，特別涉及一種閃存器件及其制造方法。

背景技術

目前，三維NAND閃存器件逐漸發展起來。例如，已經出現了基于TCAT(TerabitCell Array Transistor，太比特單元陣列晶體管)技術制造的三維NAND閃存器件。這種三維NAND器件具有多個成串連接的非易失性的晶體管。這些晶體管中，處在頂部的晶體管(稱為頂部晶體管)用作串選擇晶體管(string select，簡稱為SSL))，處在底部的晶體管(稱為底部晶體管)用作共同源極選擇晶體管(common source select，簡稱CSL)，另外，GSL(gateselect-line，柵極選擇線)可以打開該底部晶體管，該底部晶體管包括豎直溝道的一部分和在襯底上的水平溝道部分。頂部和底部選擇晶體管與其他單元晶體管同時形成。

但是，傳統的三維NAND器件的溝道中存在漏電流的問題，影響閃存器件的性能。

此外，傳統的三維NAND閃存器件(例如TACT結構)在邏輯模塊的后段制程(BackEnd Of Line，簡稱為BEOL)之前被制造。在制造過程中，需要在硅襯底中進行摻雜以形成用于底部晶體管的源極或漏極。因此，傳統的三維NAND閃存器件需要直接建立在硅襯底上。但是BEOL一般沒有硅襯底，其通常是電介質層(例如金屬層間電介質層)，因此，傳統的三維NAND閃存器件很難形成在BEOL中，即傳統的三維NAND閃存器件與BEOL很難兼容。

發明內容

本發明的發明人發現上述現有技術中存在問題，并因此針對所述問題中的至少一個問題提出了一種新的技術方案。

根據本發明的第一方面，提供了一種閃存器件，包括：襯底；以及位于所述襯底之上的存儲單元，所述存儲單元包括：在所述襯底上的溝道結構，所述溝道結構從內到外依次包括：溝道層、包繞在所述溝道層表面上的隧穿絕緣物層、包繞在所述隧穿絕緣物層表面上的電荷捕獲層、以及包繞在所述電荷捕獲層表面上的阻擋層，所述溝道層包括基本垂直于所述襯底的上表面的第一部分和在所述第一部分上的第二部分；沿著所述溝道結構的軸向排列的包繞所述溝道結構的多個柵極結構，其中所述多個柵極結構中處在最上部的柵極結構包繞所述第二部分；以及與所述溝道層的第二部分連接的溝道接觸件，其中所述溝道接觸件與所述第二部分形成肖特基接觸。

在一個實施例中，所述第一部分的導電類型與所述第二部分的導電類型相反。

在一個實施例中，所述第一部分的導電類型為N型，所述第二部分的導電類型為P型；或者，所述第一部分的導電類型為P型，所述第二部分的導電類型為N型。

在一個實施例中，所述溝道層的材料包括多晶硅；所述隧穿絕緣物層的材料包括硅的氧化物；所述電荷捕獲層的材料包括硅的氮化物；所述阻擋層的材料包括硅的氧化物。

在一個實施例中，所述溝道接觸件包括：與所述第二部分接觸的頂部界面層以及在所述頂部界面層上的金屬填充層。

在一個實施例中，所述第二部分的導電類型為P型，所述頂部界面層為P型功函數調節層；或者，所述第二部分的導電類型為N型，所述頂部界面層為N型功函數調節層。