[發明專利]至部分填充的溝槽的通孔互連件

在審

• 申請號: 201610920021.4
• 申請日: 2016-10-21
• 公開（公告）號: CN107026115A
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 張世明;賴志明;劉如淦;高蔡勝;李忠儒;包天一;眭曉林
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明實施例涉及至部分填充的溝槽的通孔互連件。

背景技術

在半導體集成電路(IC)產業中，IC材料和設計中的技術進步已經產生了數代的IC，其中每代IC都具有比上一代IC更小和更復雜的電路。在IC發展過程中，功能密度(即，每一芯片面積上互連器件的數量)通常已經增加而幾何尺寸(即，使用制造工藝可以制造的最小的元件(或線))卻已減小。通常這種按比例縮小工藝通過提高生產效率和降低相關成本而帶來益處。這種按比例縮小也增加了IC處理和制造中的復雜度。

形成集成電路的一個方面是形成小的垂直的金屬線，以將一層水平金屬線連接至不同層的水平金屬線。這種垂直金屬線通常被稱為通孔。由于集成電路較小的性質，將通孔的圖案與先前施加的層對準可能是困難的。例如，當制造通孔時，將用于形成通孔的圖案適當的對準從而將通孔連接至合適的金屬線是重要的。即使通孔與下面的適當的金屬線接觸，但是稍微的未對準可能導致通孔與鄰近的金屬線太近。為了避免這個問題，期望使用處理方法以形成更好的對準但是不與那些不旨在與其接觸的線太接近的通孔。

發明內容

根據本發明的一些實施例，提供了一種用于制造集成電路結構的方法，包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ILD)層內形成所述溝槽；用犧牲材料填充所述溝槽的剩余部分；在所述第一層間介電層上沉積緩沖層；圖案化所述緩沖層以在所述緩沖層內形成孔，從而暴露所述犧牲材料；以及去除所述犧牲材料。

根據本發明的另一些實施例，還提供了一種用于制造集成電路結構的方法，包括：形成部分地填充有第一金屬材料的溝槽，在第一層間介電(ILD)層內形成所述溝槽；用犧牲材料填充所述溝槽的剩余部分；在所述第一層間介電層上沉積第二層間介電層；圖案化所述第二層間介電層以在所述第二層間介電層內形成孔，從而暴露所述犧牲材料；以及去除所述犧牲材料，從而生成溝槽凹槽。

根據本發明的又一些實施例，還提供了一種集成電路結構，包括：第一金屬部件，形成在第一介電層內；第二金屬部件，形成在第二介電層內，所述第二介電層設置在所述第一介電層上；以及通孔，將所屬第一金屬部件連接至所述第二金屬部件，其中，所述通孔的頂部與所述通孔的底部偏移。

附圖說明

當結合附圖進行閱讀時，從下面的詳細描述可以更好地理解本發明的各個方面。應該強調的是，根據工業中的標準實踐，各個部件沒有按比例繪制。事實上，為了更清楚的論述，各個部件的尺寸可以任意地增加或減小。

圖1A至圖1L是根據本文中描述的原理的一個實例的示出形成連接至部分填充的溝槽中的金屬線的通孔的示例性工藝的圖。

圖2A至圖2E是根據本文中描述的原理的一個實例的示出使用雙鑲嵌工藝形成連接至部分填充的溝槽中的金屬線的通孔的示例性工藝的圖。

圖3是根據本文中描述的原理的一個實例的示出通過使用緩沖層形成連接至部分填充的溝槽中的金屬線的通孔的示例性工藝的圖。

圖4是根據本文中描述的原理的一個實例的示出使用雙鑲嵌工藝形成連接至部分填充的溝槽中的金屬線的通孔的示例性方法的流程圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。