[發(fā)明專利]半導體器件結構及其形成方法

有效

• 申請?zhí)枺?/td>: 201610907176.4
• 申請日: 2016-10-19
• 公開（公告）號: CN106784000B
• 公開（公告）日: 2020-05-15
• 發(fā)明（設計）人: 吳政憲;葉致鍇;楊育佳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明實施例提供了一種半導體器件結構。半導體器件結構包括襯底和在襯底上方形成的堆疊的引線結構。半導體器件結構還包括在堆疊的引線結構的中間部分上方形成的柵極結構和在堆疊的引線結構的兩個相對側處形成的源極/漏極(S/D)結構。S/D結構包括頂面、側壁表面以及在頂面和側壁表面之間的圓形拐角。本發(fā)明實施例涉及半導體器件結構及其形成方法。

技術領域

本發(fā)明實施例涉及半導體器件結構及其形成方法。

背景技術

半導體器件用于各種電子應用中，諸如個人計算機、手機、數碼相機和其他電子設備。通常通過以下步驟來制造半導體器件：在半導體襯底上方相繼沉積絕緣或介電層、導電層和半導體材料層；以及使用光刻來圖案化該多個材料層，以在該多個材料層上形成電路組件和元件。通常在單個半導體晶圓上制造許多集成電路，并且通過沿著劃線在集成電路之間鋸切來分割晶圓上的單獨的管芯。例如，通常以多芯片模式或者以其他的封裝類型來單獨地封裝單個管芯。

隨著半導體工業(yè)在追求更高的器件密度、更高的性能和更低的成本過程中已經進入納米技術工藝節(jié)點，來自制造和設計問題的挑戰(zhàn)已經引起三維設計的發(fā)展。

雖然現有的半導體器件對于它們的預期目的通常已經足夠，但是它們不是在所有方面都已完全令人滿意。

發(fā)明內容

根據本發(fā)明的一個實施例，提供了一種半導體器件結構，包括：襯底；堆疊的引線結構，形成在所述襯底上方；在所述堆疊的引線結構的中間部分上方形成柵極結構；以及源極/漏極結構，形成在所述堆疊的引線結構的兩個相對側處，其中，所述源極/漏極結構包括頂面、側壁表面以及位于所述頂面和所述側壁表面之間的圓形拐角。

根據本發(fā)明的另一實施例，還提供了一種半導體器件結構，包括：襯底，具有(110)表面取向或(111)表面取向；鰭結構，在所述襯底之上延伸；第一半導體引線，形成在所述鰭結構上方；第二半導體引線，形成在所述第一半導體引線上方，其中，所述第一半導體引線和所述第二半導體引線由不同的材料制成；柵極結構，形成在所述第一半導體引線和所述第二半導體引線的中間部分上方；以及源極/漏極結構，形成在所述第一半導體引線和所述第二半導體引線的兩個相對側處，其中，所述源極/漏極結構包括位于所述第一半導體引線的側壁上方的第一部分和位于所述第二半導體引線的側壁上方的第二部分，且所述第一部分厚于或薄于所述第二部分。

根據本發(fā)明的又一實施例，還提供了一種用于形成半導體器件結構的方法，包括：在襯底上方形成堆疊的引線結構，其中，所述堆疊的引線結構包括第一半導體引線和位于所述第一半導體引線上方的第二半導體引線；橫跨所述堆疊的引線結構的中間部分形成偽柵極結構；以及在所述堆疊的引線結構的兩個相對側處形成源極/漏極結構，其中，所述源極/漏極結構通過外延工藝形成且所述源極/漏極結構包括頂面、側壁表面以及位于所述頂面和所述側壁表面之間的圓形拐角。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發(fā)明的實施例。應該強調的是，根據工業(yè)中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A至圖1L示出了根據本發(fā)明的一些實施例的形成半導體器件結構的各個階段的立體圖示。

圖2A示出了沿圖1H中示出的線II’的半導體器件結構的截面圖示。

圖2B示出了沿圖1I中示出的線II’的半導體器件結構的截面圖示。

圖3A示出了圖2A的改進的實施例的截面圖示。

圖3B示出了圖2B的改進的實施例的截面圖示。

圖4A至圖4C是根據本發(fā)明的一些實施例的形成圖1E所示的S/D結構的各個階段的截面圖示。