[發明專利]柵極結構、半導體器件以及形成半導體器件的方法

有效

• 申請號: 201610903298.6
• 申請日: 2016-10-17
• 公開（公告）號: CN107017290B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 蔡俊雄;游國豐;詹前泰;方子韋;陳科維;楊懷德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/49
• 分類號: H01L29/49;H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了一種柵極結構、一種半導體器件以及形成半導體器件的方法。在各個實施例中，柵極結構包括柵極堆疊件和位于柵極堆疊件的側壁上面的摻雜的間隔件。柵極堆疊件包含摻雜的功函數金屬(WFM)堆疊件和位于摻雜的WFM堆疊件上面的金屬柵電極。

技術領域

本發明的實施例涉及半導體領域，更具體地涉及柵極結構、半導體器件以及形成半導體器件的方法。

背景技術

半導體工業已經經歷了指數增長，朝著更高的密度和器件性能以及更低的成本的目標不斷發展。除了諸如金屬氧化物半導體場效應晶體管(MOSFET)的傳統的平面晶體管之外，已經開發了諸如鰭狀場效應晶體管(FinFET)的各種非平面晶體管或三維(3D)晶體管，以實現更高的器件密度以及優化器件功效。平面和3D FET兩者的制造都專注于尺寸按比例縮小以增加半導體器件的封裝密度。

隨著對于平面和3D FET的高密度集成的增強的需求，迫切需要不斷完善FinFET的制造方法，以獲得更加加強的半導體結構。

發明內容

本發明的實施例提供了一種柵極結構，包括：柵極堆疊件，包括：摻雜的功函數金屬(WFM)堆疊件；和金屬柵電極，位于所述摻雜的功函數金屬堆疊件上面；以及摻雜的間隔件，位于所述柵極堆疊件的側壁上面。

本發明的實施例還提供了一種半導體器件，包括：襯底，具有源極區域和漏極區域；柵極堆疊件，位于介于所述源極區域和所述漏極區域之間的襯底上面，所述柵極堆疊件包括：摻雜的柵極氧化物層；摻雜的功函數金屬(WFM)堆疊件，位于所述摻雜的柵極氧化物層上面；和金屬柵電極，位于所述摻雜的功函數金屬堆疊件上面；摻雜的氧化物層，位于所述襯底的表面上面；以及摻雜的間隔件，位于所述摻雜的氧化物層上面并且位于所述柵極堆疊件的側壁上面。

本發明的實施例還提供了一種形成半導體器件的方法，所述方法包括：在襯底上面形成氧化物層，所述襯底具有源極區域和漏極區域；形成第一柵極堆疊件和間隔件，其中，所述第一柵極堆疊件位于介于所述源極區域和所述漏極區域之間的襯底上面，并且所述間隔件位于所述第一柵極堆疊件的側壁上面；摻雜所述氧化物層和所述間隔件，以形成摻雜的氧化物層和摻雜的間隔件；在所述襯底上面并且在所述摻雜的間隔件之間形成功函數金屬(WFM)堆疊件；熱處理所述摻雜的間隔件和所述摻雜的氧化物層，以形成摻雜的功函數金屬堆疊件；以及在所述摻雜的功函數金屬堆疊件上面形成金屬柵電極，以形成第二柵極堆疊件。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據一些實施例的半導體器件的截面圖。

圖2是根據一些其他實施例的另一半導體器件的截面圖。

圖3是根據又一些實施例的又一半導體器件的截面圖。

圖4是根據一些實施例的形成半導體器件的工藝流程。

圖5A至圖5F是根據一些實施例的形成半導體器件的方法的中間階段的截面圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發明在各個實例中可以重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。