[發明專利]原子層沉積方法及其結構

有效

• 申請號: 201610903179.0
• 申請日: 2016-10-17
• 公開（公告）號: CN107017157B
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 李欣怡;蔡承晏;李達元
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285;H01L29/49
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種提供(例如，功函層的)預沉積處理以完成功函調整的方法和結構。在各個實施例中，在襯底上方形成柵極介電層，以及在柵極介電層上方沉積功函金屬層。功函金屬層具有第一厚度。然后，可以實施功函金屬層的預處理工藝，其中，預處理工藝從功函金屬層的頂面去除被氧化層以形成處理的功函金屬層。處理的功函金屬層具有小于第一厚度的第二厚度。在各個實施例中，在實施預處理工藝之后，在處理的功函金屬層上方沉積另一金屬層。本發明實施例涉及原子層沉積方法及其結構。

技術領域

本發明實施例涉及原子層沉積方法及其結構。

背景技術

電子工業經歷了對更小和更快的電子器件的不斷增長的需求，更小和更快的電子器件能夠同時支持日益復雜和精細化的更多的功能。因此，半導體工業中的持續的趨勢是，制造低成本、高性能、低功率的集成電路(IC)。到目前為止，已經通過按比例縮小半導體IC尺寸(如，最小部件尺寸)在很大程度上實現了這些目標，從而提高了生產效率并且降低了相關成本。然而，這種按比例縮小也產生了半導體制造工藝的增加的復雜程度。因此，實現半導體IC和器件的持續的進步需要半導體制造工藝和技術中的類似的進步。

例如，由于金屬柵電極和高K柵極電介質已經置換傳統的多晶硅柵電極和二氧化硅電介質，主要挑戰之一已經是尋找具有合適的功函數值的金屬電極層。為了那個目的，已經研究具有各種功函數值的各種金屬電極層和它們的組合(例如，在導電帶邊緣附近、在價帶邊緣附近、或在中間間隙附近)以應用于各種器件類型(例如，2D和/或3D N型/P型FET)中。大體地，更大的注意力已經投向各種功函數調整技術。然而，在至少一些現有工藝中，給定金屬層的有效功函數受到足夠的調諧旋鈕的缺乏的限制。一些傳統的功函調整方法僅調整金屬層的厚度。例如，有時可以使用更厚的金屬層以致力于克服功函金屬負載效應。額外地，在一些現有的工藝中，較差的金屬層沉積可以造成金屬層中的間隙或空隙，不利地影響器件性能。

因此，還沒有證明現有技術在所有方面都完全滿足要求。

發明內容

根據本發明的一些實施例，提供了一種半導體器件制造的方法，包括：在襯底上方形成柵極介電層；在所述柵極介電層上方沉積功函金屬層，其中，所述功函金屬層具有第一厚度；實施所述功函金屬層的預處理工藝，其中，所述預處理工藝從所述功函金屬層的頂面去除被氧化層以形成處理的功函金屬層，并且其中，所述處理的功函金屬層具有小于所述第一厚度的第二厚度；以及在實施所述預處理工藝之后，在所述處理的功函金屬層上方沉積另一金屬層。

根據本發明的另一些實施例，還提供了一種半導體器件制造的方法，包括：在柵極介電層上方形成功函金屬層，其中，所述功函金屬層具有第一厚度；氧化所述功函金屬層的表面層；在處理系統的第一腔室中去除被氧化的所述表面層，從而形成減薄的功函金屬層，其中，所述減薄的功函金屬層具有小于所述第一厚度的第二厚度；以及當保持所述處理系統的真空條件時，在所述處理系統的第二腔室中，在所述減薄的功函金屬層上方沉積隨后的金屬層。

根據本發明的又一些實施例，還提供了一種半導體器件，包括：襯底，包括在所述襯底上形成的柵極堆疊件，其中，所述柵極堆疊件包括：在所述襯底上方設置的柵極介電層；在所述柵極介電層上方設置的預處理的功函金屬層，其中，所述預處理的功函金屬層包括基于Cl前體處理層和基于F前體處理層中的至少一個；以及在所述預處理的功函金屬層上方設置隨后的金屬層。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1A是根據一些實施例的MOS晶體管的截面圖；

圖1B是根據本發明的一個或多個方面的FinFET器件的實施例的透視圖；

圖2是根據一些實施例的實施功函層的預沉積處理的方法的流程圖；