[發明專利]LDPC編碼器的構造方法

有效

• 申請號: 201610901110.4
• 申請日: 2016-10-17
• 公開（公告）號: CN107959500B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 張文軍;董慶龍;管云峰
• 申請（專利權）人: 上海數字電視國家工程研究中心有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種LDPC編碼器的構造方法，包括以下步驟：設計用于進行LDPC編碼的LDPC編碼矩陣；對編碼碼字中的信息比特部分與LDPC編碼矩陣進行運算，所得運算結果寄存于編碼存儲器用于輸出校驗比特部分；其中，所述編碼存儲器的數量由以所述編碼矩陣的最大列重N來確定，通過該LDPC編碼器的構造方法，能使LDPC編碼器的存儲空間盡可能小，又不至于使設計難度太大，還能兼顧到不同碼字的通用性。

技術領域

本發明屬于信道編碼技術領域，尤其涉及一種LDPC編碼器的構造方法。

背景技術

LDPC(Low Density Parity Check Code，低密度奇偶校驗碼)編碼技術是近年信道編碼領域的研究熱點，目前已廣泛應用于衛星通信、光纖通信、移動通信、數字廣播通信等領域。LDPC碼的優點在于接近香農極限、結構靈活、更低的誤碼平層；但缺點是硬件資源需求較大，尤其較長的碼字才能體現性能上的優勢，導致編碼更復雜，需求的硬件資源更大；如果單純從節省資源的角度設計編碼器，又會使編碼器的控制變得復雜或者帶來過大的處理延時。

以目前一種數字廣播系統采用的(38880,25920)LDPC編碼為例，信息位為38880比特，校驗位為25920比特。在例如利用RTL(Resistor Transistor Logic)方式實現時，如果按照全并行處理的方式編碼，需要的存儲單元為38880*25920比特的矩陣。如此大的存儲容量需求對于LDPC編碼器的小型化、低功耗都非常不利；而為了節約存儲空間，也可以僅采用1*25920的存儲單元，但是相應的尋址操作會變得相當復雜，處理延時也會大大增加，給實現快速可靠LDPC編碼帶來很大困難。另外，由于LDPC碼字還具有一定的“非規律”特性，即相當部分的碼字不能通過運算獲得，使得LDPC編碼器的實現結構與碼字的構造結構密切相關，從而更換碼表很可能導致整個LDPC編碼器設計推到重來。

綜上，在構造LDPC編碼器時，如果能找到一種方法既能使LDPC編碼器的存儲空間盡可能小，又不至于使設計難度太大，還能兼顧到不同碼字的通用性——更換碼字不至于使整個設計推倒重來，則該方法不失為一種具有顯著進步的LDPC編碼器設計方法。

發明內容

本發明的目的旨在提供一種LDPC編碼器的構造方法，能夠使得存儲空間盡可能小，又不至于使設計難度太大，還能兼顧到不同碼字的通用性。

依據上述目的，實施本發明的一種LDPC編碼器的構造方法，包括以下步驟：設計用于進行LDPC編碼的LDPC編碼矩陣；對編碼碼字中的信息比特部分與LDPC編碼矩陣進行運算，所得運算結果寄存于編碼存儲器用于輸出校驗比特部分；其中，所述編碼存儲器的數量由以所述編碼矩陣的最大列重N來確定。

進一步地，根據本發明的LDPC編碼器的構造方法，還具有這樣的特征，編碼碼字中的信息比特部分與LDPC編碼矩陣中地址數據進行運算,包括以下步驟：將串行輸入的信息比特部分與編碼矩陣的每一列的列矩陣信息分別依次進行運算；初始化編碼存儲器RAM，對所有信息比特部分完成運算得到校驗位運算中間結果，用于輸出校驗比特部分。

進一步地，根據本發明的LDPC編碼器的構造方法，還具有這樣的特征，其中，設計所述LDPC編碼矩陣，包括：所述編碼矩陣以L列為單位，分為若干個子列矩陣；子列矩陣中第一列矩陣信息由LDPC碼表給出，后續相鄰列矩陣信息由第一列矩陣信息通過預設推算方式得出。

進一步地，根據本發明的LDPC編碼器的構造方法，還具有這樣的特征，其中，設計所述LDPC碼表，包括：所述LDPC碼表由i行地址信息組成，該地址信息給出LDPC編碼矩陣第(i-1)*L+1列中1的位置索引。