[發明專利]一種降低扇出串擾方法及電路板扇出過孔處理裝置

在審

• 申請號: 201610890748.2
• 申請日: 2016-10-11
• 公開（公告）號: CN107920414A
• 公開（公告）日: 2018-04-17
• 發明（設計）人: 尹昌剛;馬峰超;曹化章
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 深圳鼎合誠知識產權代理有限公司44281
• 代理人: 江婷,李發兵

技術領域

本發明涉及電子信息領域，尤其涉及一種降低扇出串擾方法及電路板扇出過孔處理裝置。

背景技術

隨著經濟社會發展和科學技術的進步，現在網絡帶寬需求不斷增大，目前系統傳輸速率已經達到單通道25Gbps，但是隨著傳輸速率的不斷增加，對PCB(Printed Circuit Board，印刷電路板)上的傳輸通道的插損、回損等性能有較高的要求以外，最重要的是控制通道間的串擾。例如OIF-CEI-25G-LR傳輸標準規定了系統在奈奎斯特頻率處的插損小于-25dB后對應串擾ICN(Integrated Crosstalk Noise，集成串擾噪聲)值小于4mV。PCB上高速交換芯片通常采用BGA(Ball Grid Array，球柵陣列封裝)封裝，一般高速信號在BGA封裝扇出過孔出線都在同一層，高速信號扇出的過孔和走線不可避免地受到周圍信號的扇出過孔和走線的干擾，而且由于BGA封裝焊盤間距較小，一般小于等于1mm，導致信號間串擾較大，同時干擾源通常會大于1個，甚至達到3～4個，例如內側信號向外走線時與外側信號的過孔存在串擾；距離較近的高速信號扇出過孔之間在Z軸方向上存在串擾；BGA扇出區域存在近端串擾和遠端串擾，嚴重影響高速信號的傳輸性能。

發明內容

本發明實施例提供的降低扇出串擾方法及電路板扇出過孔處理裝置，主要要解決的技術問題是現有高速信號在BGA封裝扇出過孔出線都在同一層，導致信號間串擾較大，嚴重影響高速信號的傳輸性能。

為解決上述技術問題，本發明實施例提供一種降低扇出串擾方法，包括：

將電路板上至少一個發送信號端的扇出過孔在電路板的第i走線層出線，并將電路板上的至少一個接收信號端的扇出過孔在第j走線層出線；i和j的取值范圍為大于等于1，小于等于N，N為電路板的總走線層數，i與j的取值不相等。

本發明實施例還提供一種電路板扇出過孔處理裝置，包括：

策略配置模塊，用于配置將電路板上至少一個發送信號端的扇出過孔在電路板的第i走線層出線，并將電路板上的至少一個接收信號在第j走線層出線；i和j的取值范圍為大于等于1，小于等于N，N為電路板的總走線層數，i與j的取值不相等；

策略執行模塊，用于將所述發送信號端的扇出過孔在第i走線層進行出線，以及用于將所述接收信號端的扇出過孔在第j走線層進行出線。

有益效果

本發明實施例提供的降低扇出串擾方法及電路板扇出過孔處理裝置，通過將電路板上的至少一個發送信號端扇出過孔在電路板的第i走線層出線，并將電路板上的至少一個接收信號端扇出過孔在第j走線層出線；且i和j的取值范圍為大于等于1，小于等于N，N為電路板的總走線層數，i與j的取值不相等；使電路板上的至少一個發送信號端和至少一個接收信號端的扇出過孔在PCB板的不同走線層出線，與現有PCB板上的高速信號端扇出過孔出線方式相比，增大了相互之間的間距，能夠明顯降低其扇出串擾，顯著提高高速信號(速率大于1.25Gbps)的傳輸性能，特別是對于25Gbps以上的高速信號的改善效果更佳同時也不需要通過增加PCB板面積、提高PCB板材料等級等增加成本和設計難度的方式來降低高速信號之間的串擾，從而有效提高PCB產品競爭力。

附圖說明

圖1為本發明實施例一提供的PCB板兩排高速信號BGA封裝扇出過孔出線分別在第i走線層和第j走線層的結構示意圖；

圖2為本發明實施例一提供的PCB板四排高速信號BGA封裝扇出過孔出線結構示意圖；

圖3-1為本發明實施例一提供的PCB板發送信號端和接收信號端的扇出過孔出線分別在第5走線層和第20走線層的結構示意圖；

圖3-2為本發明實施例一提供的PCB板發送信號端和接收信號端的扇出過孔出線分別在第20走線層和第5走線層的結構示意圖；

圖4-1為本發明實施例一提供的近端串擾的實驗數據圖；

圖4-2為本發明實施例一提供的遠端串擾的實驗數據圖；

圖5為本發明實施例一提供的PCB板發送信號端和接收信號端的扇出過孔出線分別在第3、5、7、9走線層的結構示意圖；

圖6為本發明實施例一提供的降低扇出串擾方法的流程示意圖；

圖7為本發明實施例一提供的對PCB板扇出過孔進行背鉆處理的結構示意圖；

圖8為本發明實施例二提供的電路板扇出過孔處理裝置結構示意圖；

圖9為本發明實施例二提供的PCB板發送信號端和接收信號端的扇出過孔出線分別在第2、4、6、8走線層的結構示意圖。