[發明專利]時鐘校正方法與校正電路和參考時鐘產生方法與產生電路

有效

• 申請號: 201610886076.8
• 申請日: 2016-10-11
• 公開（公告）號: CN106603044B
• 公開（公告）日: 2020-07-03
• 發明（設計）人: 林晏如
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本發明公開了一種時鐘校正方法、參考時鐘產生方法、時鐘校正電路以及參考時鐘產生電路。所述時鐘校正方法包含以下步驟：接收一通信協議所定義的一均衡訓練序列，其中所述均衡訓練序列包含重復出現的一特定圖案；依據所述特定圖案的一翻轉次數來對所述均衡訓練序列執行一分頻操作，以產生一均衡訓練序列時鐘；以及依據所述均衡訓練序列時鐘來校正一振蕩器的一輸出時鐘的頻率。本發明所公開的時鐘校正方法、參考時鐘產生方法、時鐘校正電路以及參考時鐘產生電路不僅可減少芯片溫度與工藝波動的影響，也幾乎不會增加額外的電路面積與生產成本。

技術領域

本發明涉及時鐘校正，特別涉及一種利用通信鏈路訓練的訓練序列來校正振蕩器的輸出時鐘的頻率的時鐘校正方法，及其相關的參考時鐘產生方法、時鐘校正電路與參考時鐘產生電路。

背景技術

在傳統的通用串行總線(Universal Serial Bus，USB)3.0的系統中，必須使用外部的石英晶體振蕩器來提供準確的參考時鐘，而這會需要額外的成本與設置空間。為了節省成本與設置空間，制造商將振蕩器整合至系統芯片中，以實現無晶體振蕩器(crystal-less)的設計。然而，在無晶體振蕩器的通用串行總線的系統中，由于整合于系統芯片之中的晶體振蕩器會受到溫度與工藝波動的影響，導致其所提供的參考時鐘并不準確，降低系統的效能。

因此，需要一種創新的時鐘校正方法，來校正整合于系統芯片之中的晶體振蕩器的輸出時鐘。

發明內容

有鑒于此，本發明的目的之一在于公開一種利用通信鏈路訓練的訓練序列來校正振蕩器的輸出時鐘的頻率的時鐘校正方法及其相關的時鐘校正電路，來解決上述問題。

本發明的另一目的在于公開一種利用通信鏈路訓練的訓練序列來產生輸出時鐘的參考時鐘產生方法及其相關的參考時鐘產生電路，以輸出不受溫度及工藝波動影響的參考時鐘。

依據本發明的一實施例，其公開一種時鐘校正方法。所述時鐘校正方法包含以下步驟：接收一通信協議所定義的一均衡訓練序列(training sequence，TSEQ)，其中所述均衡訓練序列包含重復出現的一特定圖案；依據所述特定圖案的一切換(toggling)次數來對所述均衡訓練序列執行一分頻操作，以產生一均衡訓練序列時鐘；以及依據所述均衡訓練序列時鐘來校正一振蕩器的一輸出時鐘的頻率。

依據本發明的一實施例，其公開一種參考時鐘產生方法。所述參考時鐘產生方法包含以下步驟：利用一振蕩器產生一輸出時鐘；接收一通信協議所定義的一均衡訓練序列，其中所述均衡訓練序列包含重復出現的一特定圖案；依據所述特定圖案的一翻轉次數來對所述均衡訓練序列執行一分頻操作，以產生一均衡訓練序列時鐘；以及依據所述均衡訓練序列時鐘來校正所述振蕩器的所述輸出時鐘的頻率，以將校正后的所述輸出時鐘作為所述參考時鐘。

依據本發明的一實施例，其公開一種時鐘校正電路。所述時鐘校正電路用于校正一振蕩器的一輸出時鐘。所述時鐘校正電路包含一分頻電路以及一時鐘校正電路。所述分頻電路用于接收一通信協議所定義的一均衡訓練序列，其中所述均衡訓練序列包含重復出現的一特定圖案。所述分頻電路還依據所述特定圖案的一翻轉次數來對所述均衡訓練序列執行一分頻操作以產生一均衡訓練序列時鐘。所述時鐘校正電路耦接到所述分頻電路，用于依據所述均衡訓練序列時鐘來校正所述振蕩器的所述輸出時鐘的頻率。

依據本發明的一實施例，其公開一種參考時鐘產生電路。所述參考時鐘產生電路包含一振蕩器、一分頻電路以及一時鐘校正電路。所述振蕩器用于產生一輸出時鐘。所述分頻電路用于接收一通信協議所定義的一均衡訓練序列，其中所述均衡訓練序列包含重復出現的一特定圖案。所述分頻電路還依據所述特定圖案的一翻轉次數來對所述均衡訓練序列執行一分頻操作以產生一均衡訓練序列時鐘。所述時鐘校正電路耦接到所述振蕩器以及所述分頻電路，用于依據所述均衡訓練序列時鐘來校正所述輸出時鐘的頻率。所述振蕩器將校正后的所述輸出時鐘輸出以作為所述參考時鐘。