[發明專利]通過檢測泄漏電流及感測時間的快速軟數據讀取

有效

• 申請號: 201610885551.X
• 申請日: 2016-10-10
• 公開（公告）號: CN106997317B
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 金永畢;安托萬·胡維爾;黃南五
• 申請（專利權）人: 希捷科技有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;H03M13/11
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 章蕾

1.一種存儲裝置，其包括：

感測放大器及處理器；

所述感測放大器用以將第一讀取電壓施加到存儲器單元的頁的字線，存儲器單元的所述頁是由所述處理器選定；

所述感測放大器用以將傳遞電壓施加到與存儲器單元的一或多個不同頁相關聯的字線；

在施加所述第一讀取電壓之后，所述感測放大器用以感測所述選定頁中的存儲器單元的位線是否導通；

所述感測放大器用以測量與感測所述選定頁中的所述存儲器單元的所述位線是否導通相關聯的副作用，并用以基于對所述副作用的測量將第二讀取電壓旁路施加到所述字線；及

所述處理器用以至少部分地基于所述感測放大器施加所述第一讀取電壓并基于所測量的所述副作用，將對數似然比LLR值作為軟低密度奇偶校驗LDPC輸入指派到所述存儲器單元。

2.根據權利要求1所述的存儲裝置，其包括：

在確定所述選定頁中的所述存儲器單元的所述位線導通之后，所述感測放大器用以將所述存儲器單元識別為存儲邏輯1；及

在確定所述選定頁中的所述存儲器單元的所述位線并不導通之后，所述感測放大器用以將所述存儲器單元識別為存儲邏輯0。

3.根據權利要求2所述的存儲裝置，其包括：

所述感測放大器用以將相關于所述存儲器單元的所述位線是否導通的第一數據及相關于所測量的所述副作用的第二數據發送到所述處理器。

4.根據權利要求3所述的存儲裝置，其包括：

其中所測量的所述副作用包括泄漏電流電平；且

在確定所述第一數據指示所述存儲器單元存儲邏輯0之后，所述處理器用以分析來自所述第二數據的所述泄漏電流電平以確定所述泄漏電流電平是指示所述存儲器單元存儲強邏輯0還是弱邏輯0。

5.根據權利要求4所述的存儲裝置，其包括：

所述處理器用以比較所述泄漏電流電平與預定泄漏閾值。

6.根據權利要求5所述的存儲裝置，其包括：

在確定所述泄漏電流電平滿足所述預定泄漏閾值之后，所述處理器用以將強邏輯0LLR值指派到所述存儲器單元；及

在確定所述泄漏電流電平未能滿足所述預定泄漏閾值之后，所述處理器用以將弱邏輯0LLR值指派到所述存儲器單元。

7.根據權利要求3所述的存儲裝置，其包括：

其中所測量的所述副作用包括感測時間，所述感測時間包括所述感測放大器確定所述選定頁中的所述存儲器單元是否導通花費的時間周期；且

在確定所述第一數據指示所述存儲器單元存儲邏輯1之后，所述處理器用以分析來自所述第二數據的所述感測時間以確定所述感測時間是指示所述存儲器單元存儲強邏輯1還是弱邏輯1。

8.根據權利要求7所述的存儲裝置，其包括：

所述處理器用以比較所述感測時間與預定定時閾值。

9.根據權利要求8所述的存儲裝置，其包括：

在確定所述感測時間滿足所述預定定時閾值之后，所述處理器用以將強邏輯1LLR值指派到所述存儲器單元；及

在確定所述感測時間未能滿足所述預定定時閾值之后，所述處理器用以將弱邏輯1LLR值指派到所述存儲器單元。

10.根據權利要求1所述的存儲裝置，

其中所測量的所述副作用包括感測時間，以及

其中所述感測放大器包括時鐘計數器，所述時鐘計數器用以測量所述感測時間。

11.根據權利要求1所述的存儲裝置，其中所述處理器包含所述存儲裝置的存儲控制器。