[發明專利]一種像素陣列及其虛擬現實中的顯示電路

有效

• 申請號: 201610879936.5
• 申請日: 2016-10-09
• 公開（公告）號: CN107919089B
• 公開（公告）日: 2019-11-22
• 發明（設計）人: 周興雨
• 申請（專利權）人: 上海和輝光電有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208
• 代理公司: 31272 上海申新律師事務所
• 代理人: 俞滌炯<國際申請>=<國際公布>=<進入

1.一種像素陣列，其特征在于，包括多行的像素電路，所述像素電路包括：

第一晶體管，所述第一晶體管的第一端連接一供電電源端，所述第一晶體管的控制端接入一第一使能信號；

第二晶體管，所述第二晶體管的第一端連接一顯示器件，所述第二晶體管的第二端連接所述第一晶體管的第二端，所述第二晶體管的控制端接入所述第一使能信號；

第三晶體管，所述第三晶體管的第一端連接所述供電電源端，所述第三晶體管的第二端連接所述第一晶體管的第二端，所述第三晶體管的控制端連接一第二使能信號；以及

第四晶體管，所述第四晶體管的第一端連接所述顯示器件，所述第四晶體管的第二端連接所述第二晶體管的第二端，所述第四晶體管的控制端接入所述第二使能信號；

其中，所述第一使能信號驅動各行的所述像素電路中的所述顯示器件逐行點亮，所述第二使能信號驅動各行的所述像素電路中的所述顯示器件同時點亮；

各行的所述像素電路中接入的所述第二使能信號相同。

2.根據權利要求1所述的像素陣列，其特征在于，所述顯示器件為有機發光二極管。

3.根據權利要求1所述的像素陣列，其特征在于，所述第一晶體管和所述第二晶體管為PMOS管。

4.根據權利要求3所述的像素陣列，其特征在于，所述第三晶體管和所述第四晶體管為PMOS管。

5.根據權利要求1所述的像素陣列，其特征在于，還包括：

第五晶體管，所述第五晶體管的第一端連接所述第二晶體管的第二端，所述第五晶體管的第二端連接所述第一晶體管的第二端，所述第五晶體管的控制端通過電容連接所述供電電源端。

6.根據權利要求5所述的像素陣列，其特征在于，還包括：

第六晶體管，所述第六晶體管的第一端連接所述電容的陰極，以及所述電容的陽極連接所述供電電源端，所述第六晶體管的控制端接入所述第一控制信號；

第七晶體管，所述第七晶體管的第一端連接所述第六晶體管的第二端，所述第七晶體管的第二端連接一初始電壓電源端，所述第七晶體管的控制端接入所述第一控制信號；以及

第八晶體管，所述第八晶體管的第一端連接所述初始電壓電源端，所述第八晶體管的第二端連接所述顯示器件。

7.根據權利要求6所述的像素陣列，其特征在于，所述第五晶體管、所述第六晶體管、所述第七晶體管和所述第八晶體管均為PMOS管。

8.根據權利要求5所述的像素陣列，其特征在于，還包括：

第九晶體管，所述第九晶體管的第一端連接所述第一晶體管的第二端，所述第九晶體管的第二端連接一數據信號輸入端，所述第九晶體管的控制端接入第二控制信號；

第十晶體管，所述第十晶體管的第一端連接所述電容的陰極，所述第十晶體管的控制端接入所述第二控制信號；以及

第十一晶體管，所述第十一晶體管的第一端連接所述第十晶體管的第二端，所述第十一晶體管的第二端連接所述第二晶體管的第二端，所述第十一晶體管的控制端接入所述第二控制信號。

9.根據權利要求8所述的像素陣列，其特征在于，所述第九晶體管、所述第十晶體管和所述第十一晶體管均為PMOS管。

10.一種虛擬現實的顯示電路，包括如權利要求1-9任一所述的像素陣列。