[發明專利]顯示驅動電路

在審

• 申請號: 201610873623.9
• 申請日: 2016-09-30
• 公開（公告）號: CN106847147A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 李海遠;趙賢鎬;尹禎培;辛周泳
• 申請（專利權）人: 硅工廠股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京度衡知識產權代理有限公司11601
• 代理人: 楊黎峰,鐘錦舜

技術領域

本公開涉及顯示裝置，更具體而言，涉及能夠實現高速度和高分辨率的顯示驅動電路。

背景技術

通常，顯示裝置包括顯示面板、柵極驅動器、源極驅動器和定時控制器。

顯示面板包括柵極線和數據線，柵極驅動器向柵極線提供柵極驅動信號，且源極驅動器向數據線提供源極驅動信號。定時控制器向源極驅動器提供顯示數據。顯示數據包括像素數據。

源極驅動器形成大量通道，用于向顯示面板提供與顯示數據對應的源極驅動信號，且在各通道中安裝數模轉換器(DAC)和緩沖器。

根據相關技術的源極驅動器包括用于使用γ基準電壓生成灰度電壓的一個電阻器串，且該電阻器串通常向各通道的DAC提供灰度電壓。

各通道的DAC使用灰度電壓將像素數據轉換成數據電壓，且各通道的緩沖器將數據電壓作為源極驅動信號提供給顯示面板。

但是，在根據相關技術的源極驅動器中，一個電阻器串覆蓋大量通道。因此，各通道的寄生電容和緩沖器的輸入晶體管的寄生電容引起RC延遲，從而影響源極驅動信號的輸出。

因此，相關技術難以應用于高速的高分辨率顯示裝置。

發明內容

提供的不同實施例涉及能夠減小作為電阻器串的負載的寄生電容的顯示驅動電路。

此外，提供的不同實施例涉及能夠通過減少由寄生電容引起的RC延遲而提高輸出轉換速率的顯示驅動電路。

此外，提供的不同實施例涉及由于提高了輸出轉換速率而能夠應用于高速的高分辨率顯示裝置的顯示驅動電路。

在一實施例中，顯示驅動電路可以包括：灰度電壓生成單元，其包括與對應于顯示數據的通道所分成的多個組對應的多個電阻器串，所述多個電阻器串被配置為向與對應組的各通道對應的數模轉換器(DAC)提供灰度電壓；和顯示驅動單元，其包括所述DAC和各通道所對應的緩沖器，其中所述DAC使用灰度電壓將對應的顯示數據轉換成數據電壓，且所述緩沖器將對應的數據電壓作為源極驅動信號提供給顯示面板。

在另一實施例中，顯示驅動電路可以包括：第一電阻器串，其被配置成向顯示數據所對應的多個通道當中的奇數通道的DAC提供灰度電壓；第二電阻器串，其被配置成向所述多個通道當中的偶數通道的DAC提供灰度電壓；DAC單元，其包括與相應通道對應的DAC，所述DAC被配置成使用所述灰度電壓將對應的顯示數據轉換成數據電壓；和輸出緩沖器單元，其包括與相應DAC對應的緩沖器，所述緩沖器將對應的數據電壓作為源極驅動信號提供給顯示面板。

在另一實施例中，顯示驅動電路可以包括：第一電阻器串，其被配置成基于由顯示數據所對應的通道以相等數量劃分成的兩部分的中心向左通道的DAC提供灰度電壓；第二電阻器串，其被配置成基于所述中心向右通道的DAC提供所述灰度電壓；DAC單元，其包括與相應通道對應的DAC，所述DAC被配置成使用所述灰度電壓將對應的顯示數據轉換成數據電壓；和輸出緩沖器單元，其包括與相應DAC對應的緩沖器，所述緩沖器將對應的數據電壓作為源極驅動信號提供給顯示面板。

附圖說明

圖1是示出根據本發明實施例的顯示驅動電路的方框圖。

圖2是用于說明圖1所示的顯示驅動電路的電路圖。

圖3是用于說明圖1所示的顯示驅動電路的另一個實施例的電路圖。

具體實施方式

下面將參考附圖具體描述本發明的實施例。本說明書和權利要求書中使用的術語不限于典型的詞典定義，而是必須解釋為與本發明的技術構思一致的含義和概念。

本說明書中描述的實施例和附圖中示出的構造是本發明的優選實施例，并不代表本發明的整個技術構思。因此，在本申請提交的時刻可以提供能夠替代所述實施例和構造的各種等效和修改。

圖1是示出根據本發明實施例的顯示驅動電路的方框圖。

參考圖1，根據本發明實施例的顯示驅動電路100包括灰度電壓生成單元10和顯示驅動單元40。顯示驅動電路100可以被配置為源極驅動器。

灰度電壓生成單元10包括多個電阻器串12和14(參見圖2和圖3)，接收從外部提供的γ基準電壓VGAH和VGAL，并使用γ基準電壓VGAH和VGAL生成灰度電壓VGR1至VGRj。

γ基準電壓VGAH表示用于生成灰度電壓VGR1至VGRj的高電平基準電壓，且γ基準電壓VGAL表示用于生成灰度電壓的低電平基準電壓。γ基準電壓VGAH和VGAL可以具有相同極性或不同極性，并且γ基準電壓VGAH可以具有比γ基準電壓VGAL更高的電勢。