[發(fā)明專利]頻率縮放方法、電路及相關(guān)聯(lián)全數(shù)字鎖相環(huán)路

在審

• 申請(qǐng)?zhí)枺?/td>: 201610870978.2
• 申請(qǐng)日: 2016-09-30
• 公開（公告）號(hào): CN107070449A
• 公開（公告）日: 2017-08-18
• 發(fā)明（設(shè)計(jì)）人: 蔡宗憲;張智賢
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H03L7/091
• 分類號(hào): H03L7/091;H03K7/06;H03L7/093;H03L7/095;H03L7/099;H03L7/10
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司11287
• 代理人: 路勇

1.一種用于將全數(shù)字鎖相環(huán)路ADPLL的輸出頻率從第一頻率改變到不同于所述第一頻率的第二頻率的頻率縮放方法，所述方法包括：

停止將第一振蕩器調(diào)諧字OTW饋送到所述ADPLL的數(shù)控振蕩器DCO，其中所述第一OTW是基于相對(duì)于所述第一頻率獲得的相位檢測(cè)結(jié)果而產(chǎn)生；

將第二OTW饋送到所述DCO以將所述輸出頻率從所述第一頻率改變到所述第二頻率；及

根據(jù)所述第二頻率執(zhí)行零相位重啟ZPR操作以產(chǎn)生所述相位檢測(cè)結(jié)果。