[發明專利]功率狀態覆蓋率度量及其估計方法

在審

• 申請號: 201610870809.9
• 申請日: 2016-09-30
• 公開（公告）號: CN107103105A
• 公開（公告）日: 2017-08-29
• 發明（設計）人: 斯坦利·約翰;山迪普·庫馬·高爾;黃智強;李云漢
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例總體涉及半導體領域，更具體地，涉及半導體芯片設計中的功率狀態覆蓋率度量及其估計方法。

背景技術

隨著半導體芯片性能的增強，芯片設計變得更加復雜。傳統的寄存器傳輸級(RTL)設計方法對于需要軟件和硬件高度集成的現代片上系統(SoC)設計來說是耗時的。如果在RTL階段檢測到問題，則修改設計可能會太晚。因此，采用電子系統級(ESL)設計方法以便于現代系統設計。

功率消耗在芯片設計中是重要問題。對于ESL模型，系統級設計和技術探索需要估計功率，因為ESL模型包括在ESL模型中的每個知識產權(IP)的功率狀態和關聯的功率消耗數量。

發明內容

根據本發明的一個方面，提供了一種通過至少一個處理器執行的用于管理芯片設計中的模塊的驗證用例的方法，所述方法包括：建立包括所述模塊的多個塊的電子系統級(ESL)模型；為所述多個塊的每個塊限定至少一個ESL功率狀態；為所述ESL功率狀態的每一個選擇至少一個驗證用例；為所述驗證用例的每一個設置目標覆蓋率值；為所述驗證用例的每一個實施執行寄存器傳輸級(RTL)模擬；得到所述驗證用例的每個的實際覆蓋率值；更新所述多個塊的每個塊的所述ESL功率狀態和所述驗證用例。

根據本發明的另一方面，提供了一種通過至少一個處理器來執行的用于估計電子系統級(ESL)模型中塊的功率狀態覆蓋率的方法，所述方法包括：為所述塊設置第一值、第二值、第三值和塊覆蓋率值；選擇所述塊的至少一個驗證用例；對于所述至少一個驗證用例中的每個，(a)設定目標覆蓋率值；(b)執行寄存器傳輸級(RTL)模擬；(c)得到實際覆蓋率值；(d)確定所述實際覆蓋率值是否大于或等于所述目標覆蓋率值；以及(e)當所述實際覆蓋率值大于或等于所述目標覆蓋率值時，更新所述第一值和所述塊覆蓋率值；確定所述塊覆蓋率值是否大于或等于預定義的塊覆蓋率值；以及當所述塊覆蓋率值大于或等于所述預定義的塊覆蓋率值時，計算所述塊的所述功率狀態覆蓋率。

根據本發明發的又一方面，提供了一種通過至少一個處理器執行的用于估計電子系統級(ESL)模型的總功率狀態覆蓋率的方法，所述方法包括：設置所述塊的第一值、第二值；為所述ESL模型中的每個塊選擇至少一個驗證用例；對于所述至少一個驗證用例的每一個，(a)設定目標覆蓋率值；(b)執行寄存器傳輸級(RTL)模擬；(c)得到實際覆蓋率值；以及(d)基于所述實際覆蓋率值是否小于所述目標覆蓋率值來更新所述第一值和所述第二值；計算每個塊的功率狀態覆蓋率；以及計算所述ESL模型的所述總功率狀態覆蓋率。

附圖說明

結合附圖和以下描述來闡述本發明的一個或多個實施例的細節。本發明的其他特征和優勢將根據說明書、附圖和權利要求而變得顯而易見。

圖1是示出根據實施例的用于管理芯片中的模塊的驗證用例的方法的流程圖。

圖2是示出根據實施例的用于功率狀態覆蓋估計的系統的框圖。

圖3是示出根據實施例的用于宏級功率狀態覆蓋率估計的系統的框圖

圖4是示出根據實施例的對于具體模塊的ESL模型和驗證用例的示意圖。

圖5是根據實施例的功能性驗證系統的示意圖。

圖6是示出根據實施例的用于估計ESL模型中的塊的功率狀態覆蓋率的方法的流程圖。

圖7是根據實施例的ESL模型的初始和更新的驗證用例的示圖。

圖8是根據一些實施例的用于實施參考圖1至圖6描述的方法和系統的實施例的硬件系統的框圖。

具體實施方式

以下公開內容提供了許多用于實現本發明的不同特征的不同實施例或實例。以下描述部件和布置的具體實例以簡化本發明。當然，這些僅僅是實例而不旨在限制。此外，本發明可以在各個實例中重復參考標號和/或字符。該重復是出于簡明和清楚的目的，而其本身并未指示所討論的各個實施例和/或配置之間的關系。

對于電子系統級(ESL)模型，精確的系統級功率建模可能需要完全覆蓋ESL模型中所有有效功率狀態。丟失的功率狀態可以導致對功率的低估，而具有大的功能重疊的功率狀態可以導致對功率的高估。因此，需要方法來檢查ESL模型是否具有丟失的功率狀態以及ESL模型中限定的功率狀態是否是有效的功率狀態并且覆蓋芯片的大部分功能部分。在本公開的各個實施例中提供了功率狀態覆蓋率驗證和功率消耗估計的方法。