[發明專利]一種CMP工藝仿真方法和系統

有效

• 申請號: 201610865739.8
• 申請日: 2016-09-29
• 公開（公告）號: CN107885892B
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 徐勤志;陳嵐
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F30/20
• 分類號: G06F30/20;G06F119/18;G06F119/14;G06F111/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明提供了一種CMP工藝仿真方法和系統，包括：提取網格化的待研磨芯片中任一網格區域內的圖形特征參數；根據圖形特征參數和膜層淀積速率方程，仿真獲得網格區域沉積膜層后的初始表面高度；根據初始表面高度計算網格區域與研磨墊之間的接觸壓力，并根據接觸壓力計算網格區域的研磨去除速率；根據網格區域的初始表面高度和研磨去除速率對待研磨芯片表面進行形貌仿真，以獲得待研磨芯片表面膜層的實時表面高度，從而可以實現鰭式場效應晶體管多晶硅柵CMP工藝的快速仿真，對芯片表面形貌及工藝偏差進行動態模擬，為鰭式場效應晶體管多晶硅柵的CMP工藝參數的優化和可制造性設計優化提供指導性建議。

技術領域

本發明涉及半導體技術領域，更具體地說，涉及一種CMP工藝仿真方法和系統。

背景技術

隨著半導體技術的發展，人們逐漸采用功耗低、集成度高、隨機波動小的非平面鰭式場效應晶體管(Fin Field Effect Transistor，FinFET)代替平面互補型場效應晶體管。如圖1所示，該鰭式場效應晶體管包括半導體襯底10、位于半導體襯底10表面的絕緣層11、源極12、漏極13、鰭形溝道14和柵極15。

在鰭式場效應晶體管的制作過程中，如圖2所示，由于鰭形溝道14會導致形成的多晶硅柵極層15的表面不平整，因此，在形成柵極15之前必須采用CMP(Chemical MechanicalPlanarization，化學機械研磨)工藝對多晶硅柵極層15的表面進行平坦化，以防止柵極15的高度影響字線的電流攜載能力。

由于影響CMP工藝的因素非常復雜，因此，需要采用CMP仿真技術對CMP工藝后的芯片表面形貌進行預測，來優化CMP工藝參數，降低工藝開發成本。基于此，CMP仿真技術作為識別和檢測設計芯片敏感區域及優化寄生參數提取的仿真技術，已成為支持可制造性設計及集成電路工藝研發中實現芯片表面平坦化精細加工的唯一廣泛應用技術。

為了優化鰭式場效應晶體管多晶硅柵的CMP工藝參數和可制造性設計方法，研究和開發與鰭式場效應晶體管結構相適應的CMP工藝仿真方法已成為本領域技術人員關注的重點之一。

發明內容

有鑒于此，本發明提供了一種CMP工藝仿真方法和系統，以優化鰭式場效應晶體管多晶硅柵的CMP工藝參數和可制造性設計方法。

為實現上述目的，本發明提供如下技術方案：

一種CMP工藝仿真方法，包括：

提取網格化的待研磨芯片中任一網格區域內的圖形特征參數；

根據所述圖形特征參數和膜層淀積速率方程，仿真獲得所述網格區域沉積膜層后的初始表面高度；

根據所述初始表面高度計算所述網格區域與研磨墊之間的接觸壓力，并根據所述接觸壓力計算所述網格區域的研磨去除速率；

根據所述網格區域的初始表面高度和所述研磨去除速率對所述待研磨芯片表面進行形貌仿真，以獲得所述待研磨芯片表面膜層的實時表面高度。

優選的，獲得所述網格區域沉積膜層后的初始表面高度的過程包括：

根據所述圖形特征參數獲得所述網格區域內的溝槽分布；

根據所述膜層淀積速率方程獲得所述溝槽上表面的初始表面高度、所述溝槽側壁的初始表面高度和所述溝槽底部的初始表面高度。

優選的，所述膜層沉積速率方程包括：